万兆协议转换系统的硬件设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 本文研究的背景与意义 | 第11页 |
| 1.2 国内外研究现状与发展趋势 | 第11-13页 |
| 1.2.1 万兆以太网技术现状及前景 | 第11-12页 |
| 1.2.2 协议转换器的应用与发展 | 第12-13页 |
| 1.3 本文主要研究工作和内容 | 第13页 |
| 1.4 本文创新点 | 第13-14页 |
| 1.5 本文章节安排 | 第14-15页 |
| 第2章 万兆传输技术研究与协议转换分析 | 第15-25页 |
| 2.1 万兆传输的概要与设计要点 | 第15页 |
| 2.2 串行传输GTX技术 | 第15-19页 |
| 2.2.1 GTX传输原理 | 第16-17页 |
| 2.2.2 GTX时钟 | 第17-18页 |
| 2.2.3 8B/10B编解码 | 第18页 |
| 2.2.4 接收和发送缓存器 | 第18-19页 |
| 2.3 Aurora协议分析 | 第19-20页 |
| 2.4 LVDS传输技术 | 第20-21页 |
| 2.5 协议转换 | 第21-22页 |
| 2.5.1 以太网协议 | 第21-22页 |
| 2.5.2 自定义协议 | 第22页 |
| 2.6 基于FPGA的协议转换 | 第22-23页 |
| 2.7 本章小结 | 第23-25页 |
| 第3章 万兆协议转换系统硬件方案设计 | 第25-33页 |
| 3.1 系统总体结构介绍 | 第25-26页 |
| 3.2 协议转换 | 第26-27页 |
| 3.3 FPGA的选型 | 第27-29页 |
| 3.4 网络接口方案 | 第29页 |
| 3.5 系统硬件平台总体设计方案 | 第29-31页 |
| 3.6 本章小结 | 第31-33页 |
| 第4章 系统硬件的电路设计 | 第33-55页 |
| 4.1 FPGA的BANK分配 | 第33-34页 |
| 4.2 FPGA配置电路 | 第34-39页 |
| 4.2.1 FPGA的主SPI配置 | 第34-38页 |
| 4.2.2 TXS0108E的开漏推挽应用 | 第38-39页 |
| 4.3 系统时钟电路设计 | 第39-41页 |
| 4.4 FPGA间LVDS信号线连接 | 第41-42页 |
| 4.5 电源电路设计 | 第42-47页 |
| 4.6 万兆网接口 | 第47-49页 |
| 4.7 千兆以太网接口 | 第49-53页 |
| 4.7.1 PHY芯片88E1111介绍 | 第49页 |
| 4.7.2 千兆以太网电路设计 | 第49-53页 |
| 4.8 本章小结 | 第53-55页 |
| 第5章 系统硬件的PCB设计 | 第55-63页 |
| 5.1 信号完整性分析 | 第55-57页 |
| 5.1.1 反射分析 | 第55-57页 |
| 5.1.2 串扰分析 | 第57页 |
| 5.2 叠层设计 | 第57-58页 |
| 5.3 PCB布局设计 | 第58-59页 |
| 5.4 PCB布线设计 | 第59-60页 |
| 5.5 铺铜与导出光绘文件 | 第60页 |
| 5.6 系统硬件PCB图 | 第60-61页 |
| 5.7 本章小结 | 第61-63页 |
| 第6章 系统硬件平台测试及结果 | 第63-69页 |
| 6.1 硬件平台展示 | 第63-64页 |
| 6.2 硬件系统及测试平台介绍 | 第64-66页 |
| 6.2.1 硬件测试平台 | 第64-65页 |
| 6.2.2 软件测试环境 | 第65-66页 |
| 6.3 系统电源测试 | 第66页 |
| 6.4 万兆以太网口测试 | 第66-67页 |
| 6.5 千兆以太网口测试 | 第67-68页 |
| 6.6 千兆万兆共同工作测试 | 第68页 |
| 6.7 本章小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-77页 |
| 攻读硕士学位期间所发表的论文 | 第77-79页 |
| 致谢 | 第79页 |
