| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 项目研究背景 | 第11-12页 |
| 1.2 国内外发展及现状 | 第12-15页 |
| 1.2.1 软件无线电 | 第12-13页 |
| 1.2.2 数字信号处理 | 第13页 |
| 1.2.3 VPX技术及通用平台 | 第13-14页 |
| 1.2.4 可重构技术 | 第14-15页 |
| 1.3 论文的主要内容 | 第15-17页 |
| 第二章 基于VPX的可重构高速信号处理平台实现方案 | 第17-33页 |
| 2.1 VPX总线技术简述 | 第17-19页 |
| 2.2 基于VPX的可重构平台的设计和实现 | 第19-32页 |
| 2.2.1 可重构平台总体方案 | 第19-23页 |
| 2.2.2 可重构平台的设计和实现 | 第23-26页 |
| 2.2.2.1 可重构平台组成、配置及方框图 | 第23-24页 |
| 2.2.2.2 可重构平台系统功能 | 第24-25页 |
| 2.2.2.3 可重构平台硬件系统架构设计 | 第25-26页 |
| 2.2.3 可重构高速信号处理及配置平台实现方案 | 第26-32页 |
| 2.2.3.1 主控板的设计 | 第27-28页 |
| 2.2.3.2 中频信号处理模块设计 | 第28-30页 |
| 2.2.3.3 功能重配置方案设计 | 第30-31页 |
| 2.2.3.4 中频信号处理模块的配置 | 第31-32页 |
| 2.3 本章小结 | 第32-33页 |
| 第三章 中频信号处理模块主板的设计和实现 | 第33-43页 |
| 3.1 中频信号处理模块的基本架构 | 第33-35页 |
| 3.1.1 信号处理模块的结构 | 第33页 |
| 3.1.2 信号处理主板的设计方案 | 第33-34页 |
| 3.1.3 该方案的优缺点 | 第34-35页 |
| 3.2 中频信号处理主板的主要器件介绍 | 第35-39页 |
| 3.2.1 数字信号处理（DSP）芯片 | 第35-37页 |
| 3.2.2 可编程逻辑阵列（FPGA）芯片 | 第37-38页 |
| 3.2.3 存储器芯片 | 第38-39页 |
| 3.2.4 其它器件 | 第39页 |
| 3.3 中频信号处理系统详细设计 | 第39-41页 |
| 3.3.1 数据处理FPGA1和FPGA2及其外围电路设计 | 第40页 |
| 3.3.2 加载控制FPGA0及其外围电路设计 | 第40页 |
| 3.3.3 DSP及其外围电路设计 | 第40-41页 |
| 3.4 中频信号处理模块的处理流程 | 第41-42页 |
| 3.5 中频信号处理模块实物图 | 第42页 |
| 3.6 本章小结 | 第42-43页 |
| 第四章 FMC子卡的设计和实现 | 第43-54页 |
| 4.1 FMC子卡简介 | 第43-45页 |
| 4.2 FMC子卡的电路设计 | 第45-51页 |
| 4.2.1 主要器件介绍 | 第45-48页 |
| 4.2.1.1 模数转换(ADC) | 第45-46页 |
| 4.2.1.2 数模转换(DAC) | 第46-47页 |
| 4.2.1.3 时钟管理器 | 第47页 |
| 4.2.1.4 时钟扇出缓冲器 | 第47页 |
| 4.2.1.5 电源芯片 | 第47页 |
| 4.2.1.6 其他器件 | 第47-48页 |
| 4.2.2 原理图设计 | 第48-51页 |
| 4.2.2.1 时钟设计 | 第48-49页 |
| 4.2.2.2 电源设计 | 第49页 |
| 4.2.2.3 ADC和DAC设计 | 第49-51页 |
| 4.3 PCB设计 | 第51-53页 |
| 4.3.1 电路板叠层设计 | 第51-52页 |
| 4.3.2 差分线走线要求 | 第52页 |
| 4.3.3 其他注意事项 | 第52页 |
| 4.3.4 FMC子卡实物图 | 第52-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 测试与验证 | 第54-66页 |
| 5.1 软件可重构实现流程 | 第54-56页 |
| 5.1.1 FPGA实现流程 | 第54-56页 |
| 5.1.2 DSP实现流程 | 第56页 |
| 5.2 测试方案 | 第56-57页 |
| 5.3 测试步骤及结果分析 | 第57-65页 |
| 5.3.1 中频信号处理模块硬件测试 | 第57-62页 |
| 5.3.1.1 电源电路测试 | 第58-59页 |
| 5.3.1.2 时钟电路测试 | 第59页 |
| 5.3.1.3 DSP和FPGA电路测试 | 第59-60页 |
| 5.3.1.4 模数转换（ADC）测试 | 第60-61页 |
| 5.3.1.5 数模转换（DAC）测试 | 第61-62页 |
| 5.3.1.6 高速接口测试 | 第62页 |
| 5.3.2 中频信号处理模块性能测试 | 第62-64页 |
| 5.3.3 可重构平台功能测试 | 第64-65页 |
| 5.3.3.1 测试原理 | 第64页 |
| 5.3.3.2 测试仪器 | 第64页 |
| 5.3.3.3 测试步骤 | 第64-65页 |
| 5.3.3.4 测试结果及分析 | 第65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 结束语 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间取得的成果 | 第71-72页 |