| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 引言 | 第9-11页 |
| 1.1 研究工作背景 | 第9-10页 |
| 1.2 论文主要内容 | 第10-11页 |
| 第2章 SAR ADC研究与分析 | 第11-17页 |
| 2.1 SAR ADC工作原理 | 第11-12页 |
| 2.2 电荷分配SAR ADC | 第12-13页 |
| 2.3 器件匹配对SAR ADC的影响 | 第13-17页 |
| 第3章 10位 10MS/sSAR ADC的设计 | 第17-25页 |
| 3.1 电路设计 | 第17-22页 |
| 3.1.1 DAC电容阵列 | 第17-18页 |
| 3.1.2 自举采样开关和开关电路 | 第18-20页 |
| 3.1.3 比较器 | 第20-21页 |
| 3.1.4 逐次逼近控制逻辑和异步时序 | 第21-22页 |
| 3.2 芯片版图 | 第22页 |
| 3.3 测试结果 | 第22-25页 |
| 第4章 SAR ADC的校正技术 | 第25-39页 |
| 4.1 模拟前端校正技术 | 第25-27页 |
| 4.2 冗余SAR ADC | 第27-28页 |
| 4.2.1 冗余SAR ADC输出数据调整 | 第27页 |
| 4.2.2 实际冗余SAR ADC参数的选择 | 第27-28页 |
| 4.3 数字后端校正技术 | 第28-39页 |
| 4.3.1 参考ADC数字后端校正 | 第28-30页 |
| 4.3.2 正负扰动校正技术 | 第30-31页 |
| 4.3.3 分裂式ADC校正技术 | 第31-35页 |
| 4.3.4 新型数字后台校正技术 | 第35-39页 |
| 第5章 10位 100MS/s校正SAR ADC设计 | 第39-58页 |
| 5.1 校正SAR ADC的电路设计 | 第39-44页 |
| 5.1.1 电容阵列DAC | 第39-40页 |
| 5.1.2 比较器 | 第40-42页 |
| 5.1.3 逐次逼近逻辑和时序 | 第42-44页 |
| 5.2 校正算法的Matlab验证 | 第44-53页 |
| 5.2.1 LMS参数选择 | 第45-46页 |
| 5.2.2 校正模式模拟输入信号选择 | 第46-47页 |
| 5.2.3 权电容放大系数amp的选择 | 第47-48页 |
| 5.2.4 理想的冗余SAR ADC特性曲线 | 第48-50页 |
| 5.2.5 校正算法仿真结果 | 第50-53页 |
| 5.3 校正算法的硬件描述语言实现 | 第53-58页 |
| 5.3.1 片内RAM | 第53-54页 |
| 5.3.2 校正算法的实现 | 第54-56页 |
| 5.3.3 数据调整运算的实现 | 第56-58页 |
| 第6章 校正SAR ADC的数字模拟混合仿真 | 第58-61页 |
| 6.1 静态特性曲线 | 第58-59页 |
| 6.2 动态特性曲线 | 第59-61页 |
| 第7章 总结 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-65页 |
| 个人在校期间发表的学术论文与研究成果 | 第65页 |