基于eMMC阵列的高速固态存储器的研究与设计
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1 绪论 | 第10-16页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 数据存储器的国内外发展状况 | 第11-12页 |
| 1.3 eMMC技术发展现状 | 第12-14页 |
| 1.4 论文内容及结构安排 | 第14-16页 |
| 2 eMMC5.0关键技术研究 | 第16-26页 |
| 2.1 eMMC设备概述 | 第16-18页 |
| 2.1.1 芯片结构 | 第16-17页 |
| 2.1.2 芯片接口 | 第17-18页 |
| 2.1.3 内部寄存器 | 第18页 |
| 2.2 eMMC5.0规范功能描述 | 第18-25页 |
| 2.2.1 工作模式 | 第19-21页 |
| 2.2.2 速度模式 | 第21页 |
| 2.2.3 命令与响应格式 | 第21-23页 |
| 2.2.4 时序格式 | 第23-25页 |
| 2.2.5 命令和数据传输的保护 | 第25页 |
| 2.3 本章小结 | 第25-26页 |
| 3 系统总体方案与硬件电路设计 | 第26-38页 |
| 3.1 高速存储系统的总体设计方案 | 第26-27页 |
| 3.1.1 性能指标 | 第26页 |
| 3.1.2 总体设计方案 | 第26-27页 |
| 3.2 硬件电路设计 | 第27-37页 |
| 3.2.1 FPGA控制模块设计 | 第27-29页 |
| 3.2.2 SFP光电模块配置电路 | 第29-30页 |
| 3.2.3 DDR3高速缓存模块设计 | 第30-32页 |
| 3.2.4 eMMC存储阵列设计 | 第32-33页 |
| 3.2.5 以太网读数接口设计 | 第33-34页 |
| 3.2.6 电源模块及时钟电路设计 | 第34-37页 |
| 3.3 本章小结 | 第37-38页 |
| 4 系统逻辑设计与功能实现 | 第38-56页 |
| 4.1 系统总体逻辑设计方案 | 第38-39页 |
| 4.2 eMMC存储阵列逻辑设计 | 第39-51页 |
| 4.2.1 eMMC初始化模块设计 | 第40-44页 |
| 4.2.2 eMMC传输控制模块设计 | 第44-49页 |
| 4.2.3 eMMC命令接口模块设计 | 第49-50页 |
| 4.2.4 eMMC阵列读写同步逻辑设计 | 第50-51页 |
| 4.3 SFP光电接口逻辑设计 | 第51-53页 |
| 4.4 DDR3高速缓存模块设计 | 第53-54页 |
| 4.5 以太网读数接口逻辑设计 | 第54页 |
| 4.6 本章小结 | 第54-56页 |
| 5 系统功能测试与分析 | 第56-64页 |
| 5.1 测试平台搭建 | 第56页 |
| 5.2 eMMC存储测试 | 第56-61页 |
| 5.2.1 初始化模块调试 | 第56-58页 |
| 5.2.2 eMMC数据传输调试 | 第58-60页 |
| 5.2.3 阵列同步逻辑调试 | 第60-61页 |
| 5.3 光纤链路测试 | 第61-62页 |
| 5.4 DDR3高速缓存测试 | 第62页 |
| 5.5 上位机数据分析 | 第62-63页 |
| 5.6 本章小结 | 第63-64页 |
| 6 总结与展望 | 第64-66页 |
| 6.1 论文总结 | 第64-65页 |
| 6.2 工作展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第70-72页 |
| 致谢 | 第72-73页 |
