基于eMMC的高速大容量存储卡研制
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题来源及研究的目的和意义 | 第10页 |
| 1.2 eMMC特点简述 | 第10-12页 |
| 1.3 国内外研究现状分析 | 第12-14页 |
| 1.3.1 数据记录器常用存储介质 | 第12页 |
| 1.3.2 eMMC规范的发展及研究现状 | 第12-13页 |
| 1.3.3 eMMC控制器的研究现状 | 第13-14页 |
| 1.4 主要研究内容及论文结构 | 第14-16页 |
| 第2章 eMMC 5.0 规范的研究 | 第16-34页 |
| 2.1 eMMC 5.0 的器件与系统 | 第16-18页 |
| 2.1.1 eMMC 5.0 的系统概述 | 第16-17页 |
| 2.1.2 eMMC 5.0 的器件结构 | 第17-18页 |
| 2.2 eMMC 5.0 的速度模式 | 第18-20页 |
| 2.3 eMMC 5.0 的工作模式 | 第20-21页 |
| 2.4 eMMC 5.0 的寄存器 | 第21-26页 |
| 2.4.1 OCR寄存器 | 第22页 |
| 2.4.2 CID寄存器 | 第22-23页 |
| 2.4.3 CSD寄存器 | 第23-25页 |
| 2.4.4 EXT_CSD寄存器 | 第25页 |
| 2.4.5 RCA寄存器和DSR寄存器 | 第25-26页 |
| 2.5 eMMC 5.0 的总线工作方式与时序 | 第26-33页 |
| 2.5.1 命令与响应 | 第26-28页 |
| 2.5.2 器件工作模式操作流程 | 第28-30页 |
| 2.5.3 总线协议介绍 | 第30-33页 |
| 2.6 本章小结 | 第33-34页 |
| 第3章 系统方案与硬件设计 | 第34-48页 |
| 3.1 系统总体方案设计 | 第34-35页 |
| 3.1.1 硬件指标介绍 | 第34页 |
| 3.1.2 设计的原则 | 第34-35页 |
| 3.1.3 系统总体方案设计 | 第35页 |
| 3.2 硬件电路设计 | 第35-47页 |
| 3.2.1 eMMC存储模块 | 第35-37页 |
| 3.2.2 高速缓存模块 | 第37-40页 |
| 3.2.3 LVDS接口模块 | 第40-41页 |
| 3.2.4 信息记录模块 | 第41页 |
| 3.2.5 主控制器 | 第41-43页 |
| 3.2.6 PXI-Express接口 | 第43-44页 |
| 3.2.7 电源系统 | 第44-45页 |
| 3.2.8 PCB设计 | 第45-47页 |
| 3.3 本章小结 | 第47-48页 |
| 第4章 系统固件设计 | 第48-65页 |
| 4.1 系统固件总体设计 | 第48页 |
| 4.2 eMMC控制逻辑的设计 | 第48-59页 |
| 4.2.1 初始化模块的设计 | 第48-55页 |
| 4.2.2 数据发送模块设计 | 第55-57页 |
| 4.2.3 数据接收模块设计 | 第57-59页 |
| 4.3 E~2PROM控制逻辑设计 | 第59-61页 |
| 4.4 SRAM控制逻辑的设计 | 第61-63页 |
| 4.5 时序约束 | 第63-64页 |
| 4.6 本章小结 | 第64-65页 |
| 第5章 调试与测试分析 | 第65-76页 |
| 5.1 调试方法及流程 | 第65-67页 |
| 5.2 eMMC控制逻辑调试 | 第67-71页 |
| 5.2.1 命令发送逻辑调试 | 第67页 |
| 5.2.2 响应接收逻辑调试 | 第67-69页 |
| 5.2.3 数据发送逻辑调试 | 第69-70页 |
| 5.2.4 数据接收逻辑调试 | 第70-71页 |
| 5.3 系统测试 | 第71-74页 |
| 5.3.1 eMMC总线功能测试 | 第71页 |
| 5.3.2 板卡存储速度测试 | 第71-73页 |
| 5.3.3 指标验证 | 第73-74页 |
| 5.4 调试中遇到的问题及解决方法 | 第74-75页 |
| 5.5 结果分析与系统的优化展望 | 第75页 |
| 5.6 本章小结 | 第75-76页 |
| 结论 | 第76-78页 |
| 参考文献 | 第78-81页 |
| 附录 | 第81-82页 |
| 攻读学位期间发表的学术论文及其他成果 | 第82-84页 |
| 致谢 | 第84页 |
