| 摘要 | 第9-11页 |
| ABSTRACT | 第11-12页 |
| TABLE OF CONTENTS | 第13-16页 |
| LIST OF TABLES | 第16-17页 |
| LIST OF FIGURES | 第17-19页 |
| 1. Introduction | 第19-23页 |
| 1.1 Background & Motivation | 第19-20页 |
| 1.2 Fast Fourier Transform | 第20-21页 |
| 1.3 Fundamentals of FFT Algorithm | 第21-22页 |
| 1.4 Applications of FFT | 第22-23页 |
| 2. FFT Algorithms and Architectures | 第23-37页 |
| 2.1 Cooley-Tukey FFT Algorithm | 第23-31页 |
| 2.1.1 Standard FFT Algorithms | 第25-28页 |
| 2.1.2 Modified FFT Algorithms | 第28-29页 |
| 2.1.3 Split-Radix FFT Algorithm | 第29-30页 |
| 2.1.4 Prime Factor Algorithm | 第30-31页 |
| 2.2 FFT Architecture | 第31-37页 |
| 2.2.1 Direct Implementation | 第31-32页 |
| 2.2.2 Iterative architectures | 第32页 |
| 2.2.3 Pipelined architectures | 第32-34页 |
| 2.2.4 Single path delay feedback (SDF) pipelined FFT architecture | 第34-35页 |
| 2.2.5 Parallel feedback architectures | 第35页 |
| 2.2.6 Feedforward architecture | 第35-37页 |
| 3. Hardware Architecture of FFT | 第37-46页 |
| 3.1 Introduction | 第37-38页 |
| 3.2 Butterfly | 第38页 |
| 3.3 Memory or Buffer | 第38-39页 |
| 3.4 Rotations | 第39-40页 |
| 3.5 General Complex Multiplier | 第40-41页 |
| 3.6 CORDIC | 第41-42页 |
| 3.7 Constant Multiplication | 第42-43页 |
| 3.8 Results and Discussion | 第43-45页 |
| 3.9 Conclusion | 第45-46页 |
| 4. Analysis of Switching Activity in SDF FFT | 第46-59页 |
| 4.1 Introduction | 第46-47页 |
| 4.2 Binary tree representation of FFT | 第47-49页 |
| 4.3 Architecture Selection | 第49-51页 |
| 4.4 Twiddle Factor Index Mapping | 第51-53页 |
| 4.5 Quantization Effects | 第53-54页 |
| 4.6 Switching Activity | 第54页 |
| 4.7 Results and Discussion | 第54-58页 |
| 4.8 Conclusion | 第58-59页 |
| 5. FPGA Mapping of SDF FFT | 第59-79页 |
| 5.1 Introduction | 第59页 |
| 5.2 Efficient FPGA Mapping Of 1024 Point SDF FFT Processor | 第59-62页 |
| 5.3 Mapping Considerations | 第62-66页 |
| 5.3.1 Mapping of the Complex Multiplier | 第62页 |
| 5.3.2 Adders Implemented in FPGAs | 第62-64页 |
| 5.3.3 Mapping of the Butterflies | 第64-66页 |
| 5.4 Using the DSP48E1 Pre-Adder in the Virtex-6 Design | 第66-68页 |
| 5.5 Mapping of the Memories | 第68-71页 |
| 5.6 Pipelining | 第71-74页 |
| 5.6.1 Additional pipelining considerations for Virtex- 4 | 第72-74页 |
| 5.7 Results and Discussion | 第74-77页 |
| 5.8 Conclusion | 第77-79页 |
| 6. Conclusion and Future Recommendations | 第79-81页 |
| 6.1 Conclusion | 第79-80页 |
| 6.2 Future work | 第80-81页 |
| References | 第81-93页 |
| ACKNOWLEDGEMENTS | 第93-95页 |
| List of Publications | 第95页 |
