便携式软件无线电平台零中频数字接收机设计与实现
摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第15-19页 |
1.1 研究背景 | 第15-16页 |
1.2 主要贡献 | 第16页 |
1.3 研究内容及结构安排 | 第16-19页 |
第二章 数字接收机技术现状 | 第19-28页 |
2.1 数字接收机 | 第19-22页 |
2.1.1 超外差接收机 | 第19-21页 |
2.1.2 零中频接收机 | 第21-22页 |
2.2 零中频接收机技术 | 第22-27页 |
2.2.1 零中频接收机结构分析 | 第22-24页 |
2.2.2 I/Q不平衡分析 | 第24-27页 |
2.3 小结 | 第27-28页 |
第三章 零中频数字接收机需求分析 | 第28-33页 |
3.1 接收机需求 | 第28-29页 |
3.1.1 接收机功能需求 | 第28页 |
3.1.2 接收机性能需求 | 第28-29页 |
3.2 射频前端需求 | 第29-30页 |
3.2.1 射频前端功能需求 | 第29页 |
3.2.2 射频前端性能需求 | 第29-30页 |
3.2.3 射频前端接.需求 | 第30页 |
3.3 数字前端需求 | 第30-32页 |
3.3.1 数字前端功能需求 | 第30-31页 |
3.3.2 数字前端性能需求 | 第31-32页 |
3.3.3 数字前端接.需求 | 第32页 |
3.4 小结 | 第32-33页 |
第四章 零中频数字接收机概要设计 | 第33-58页 |
4.1 硬件结构设计 | 第33-34页 |
4.1.1 便携平台硬件结构 | 第33-34页 |
4.1.2 接收机硬件结构 | 第34页 |
4.2 射频前端概要设计 | 第34-47页 |
4.2.1 射频接收通路概要设计 | 第34-43页 |
4.2.2 本振模块概要设计 | 第43-47页 |
4.3 数字前端概要设计 | 第47-54页 |
4.3.1 数字接收模块概要设计 | 第48-49页 |
4.3.2 数字处理模块概要设计 | 第49-51页 |
4.3.3 时钟源概要设计 | 第51-54页 |
4.4 I/Q不平衡算法设计 | 第54-57页 |
4.4.1 I/Q不平衡算法模型 | 第54-55页 |
4.4.2 I/Q不平衡参数估计 | 第55-57页 |
4.5 小结 | 第57-58页 |
第五章 零中频数字接收机详细设计 | 第58-72页 |
5.1 正交混频详细设计 | 第58-60页 |
5.1.1 LTC5584芯片介绍 | 第58页 |
5.1.2 LTC5584工作原理 | 第58-60页 |
5.2 时钟源详细设计 | 第60-65页 |
5.2.1 LMK04906芯片介绍 | 第60-61页 |
5.2.2 LMK04906分频原理 | 第61-62页 |
5.2.3 LMK04906滤波设计 | 第62-63页 |
5.2.4 LMK04906性能仿真 | 第63-65页 |
5.3 I/Q不平衡仿真与分析 | 第65-71页 |
5.3.1 I/Q不平衡仿真设计 | 第65-70页 |
5.3.2 I/Q不平衡仿真结果分析 | 第70-71页 |
5.4 小结 | 第71-72页 |
第六章 性能测试与分析 | 第72-87页 |
6.1 测试环境 | 第72-73页 |
6.1.1 硬件平台 | 第72-73页 |
6.1.2 测试仪器 | 第73页 |
6.2 射频前端测试 | 第73-77页 |
6.2.1 射频接收通路测试 | 第73-76页 |
6.2.2 本振测试 | 第76-77页 |
6.3 数字前端测试 | 第77-82页 |
6.3.1 时钟源测试 | 第77-80页 |
6.3.2 AD9650测试 | 第80-82页 |
6.4 I/Q不平衡补偿测试 | 第82-86页 |
6.4.1 测试方案 | 第82-84页 |
6.4.2 测试结果 | 第84-86页 |
6.5 小结 | 第86-87页 |
第七章 结束语 | 第87-89页 |
7.1 本文总结及主要贡献 | 第87页 |
7.2 下一步工作的建议 | 第87-89页 |
致谢 | 第89-90页 |
参考文献 | 第90-92页 |
个人简历 | 第92-93页 |
攻读硕士学位期间的研究成果 | 第93-94页 |
学位论文评审后修改说明表 | 第94-95页 |
学位论文答辩后勘误修订说明表 | 第95-96页 |