摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
缩略词表 | 第15-17页 |
第一章 绪论 | 第17-21页 |
1.1 研究工作的背景和意义 | 第17-18页 |
1.2 多路并行FFT算法和第一径搜索算法研究现状 | 第18-19页 |
1.3 本文结构 | 第19-21页 |
第二章 60GHz频段下单载波无线通信系统简介 | 第21-29页 |
2.1 引言 | 第21页 |
2.2 60GHz SC-FDE接收机系统简介 | 第21页 |
2.3 IEEE 802.11.ad协议帧结构和相关时间参数 | 第21-22页 |
2.3.1 协议中相关时间参数 | 第22页 |
2.4 短训练序列STF | 第22-23页 |
2.4.1 信道估计序列CEF | 第23页 |
2.4.2 数据块 | 第23页 |
2.5 60GHz无线信道特征 | 第23-26页 |
2.5.1 大气衰减特征 | 第24页 |
2.5.2 材料损耗特征 | 第24-25页 |
2.5.3 多径效应 | 第25页 |
2.5.4 信道脉冲响应模型 | 第25-26页 |
2.6 60GHz信道时域估计序列特征 | 第26-28页 |
2.7 本章小结 | 第28-29页 |
第三章 基带接收机定时同步算法和实现的研究 | 第29-54页 |
3.1 引言 | 第29-30页 |
3.2 定时同步偏差对SC-FDE系统的影响 | 第30-35页 |
3.3 几种基于数据辅助型定时同步算法 | 第35-45页 |
3.3.1 基于构造短训练序列的Schmidi&Cox同步算法 | 第36-38页 |
3.3.2 基于S&C算法改进的Min方法 | 第38-41页 |
3.3.3 基于Min算法演进的细同步算法 | 第41-45页 |
3.4 一种基于IEEE 802.11.ad帧结构的定时同步改进算法设计 | 第45-51页 |
3.4.1 粗同步 | 第45-48页 |
3.4.2 细同步 | 第48-49页 |
3.4.3 仿真结果分析 | 第49-51页 |
3.5 并行多路定时同步的改进算法的实现 | 第51-53页 |
3.6 本章小结 | 第53-54页 |
第四章 基带接收机多路并行快速傅立叶变换算法和实现 | 第54-84页 |
4.1 引言 | 第54页 |
4.2 快速傅立叶变换分解算法 | 第54-63页 |
4.2.1 时间抽取算法 | 第55-57页 |
4.2.2 频率抽取算法(DIF) | 第57-62页 |
4.2.3 算法选择 | 第62-63页 |
4.3 快速傅立叶变换中多路并行架构设计 | 第63-68页 |
4.3.1 单路径延迟反馈架构 | 第64-66页 |
4.3.2 多路径延迟换向架构 | 第66-67页 |
4.3.3 流水线架构对比 | 第67-68页 |
4.3.4 流水线架构选择 | 第68页 |
4.4 快速傅立叶变换高效率旋转因子乘法器的设计 | 第68-73页 |
4.5 快速傅立叶变换中量化策略设计 | 第73-79页 |
4.6 基于IEEE 802.11.ad单载波均衡处理器算法和架构的选择方案 | 第79-83页 |
4.6.1 选择的算法和架构 | 第80页 |
4.6.2 顶层架构 | 第80-83页 |
4.7 本章小结 | 第83-84页 |
第五章 基带接收机第一径搜索模块和均衡器处理器模块硬件测试验证 | 第84-91页 |
5.1 引言 | 第84页 |
5.2 第一径搜索模块的仿真与综合验证 | 第84-87页 |
5.2.1 动态仿真 | 第84-86页 |
5.2.2 FPGA综合测试结果 | 第86-87页 |
5.2.2.1 基于Chipscope基带接收机第一径搜索数据抓取 | 第86-87页 |
5.2.2.2 FPGA时序及资源报告 | 第87页 |
5.3 FFT/IFFT的仿真与综合验证 | 第87-91页 |
5.3.1 性能仿真 | 第87-88页 |
5.3.2 FPGA综合测试结果 | 第88-91页 |
5.3.2.1 基于Chipscope的基带接收机FFT模块数据抓取 | 第88-90页 |
5.3.2.2 FPGA资源及时序报告 | 第90-91页 |
第六章 总结与展望 | 第91-92页 |
6.1 工作总结 | 第91页 |
6.2 工作展望 | 第91-92页 |
致谢 | 第92-93页 |
参考文献 | 第93-97页 |
攻读硕士学位期间研究成果 | 第97-98页 |