| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·DDR接口背景 | 第8页 |
| ·研究现状 | 第8-9页 |
| ·课题的内容 | 第9-12页 |
| 第二章 DDR2基本原理 | 第12-30页 |
| ·DDR2的特点 | 第12页 |
| ·DDR2的体系结构 | 第12-13页 |
| ·DDR2信号列表 | 第13-14页 |
| ·DDR2工作机制 | 第14-16页 |
| ·DDR2时钟数据结构 | 第14-15页 |
| ·DLL简介 | 第15-16页 |
| ·DDR2的信号质量要求 | 第16-18页 |
| ·直流工作电压 | 第16-17页 |
| ·ODT DC电气特性 | 第17页 |
| ·DC操作条件 | 第17页 |
| ·AC操作条件 | 第17-18页 |
| ·差分输入逻辑电平参数 | 第18页 |
| ·DDR2的过冲要求 | 第18-20页 |
| ·地址、控制信号的过冲要求 | 第19页 |
| ·时钟、数据、数据锁存信号和数据掩码信号的过冲要求 | 第19-20页 |
| ·DDR2边沿斜率补偿技术 | 第20-27页 |
| ·边沿斜率补偿的原理 | 第20-22页 |
| ·边沿斜率补偿的方法 | 第22-27页 |
| ·DDR2的ODT功能 | 第27-29页 |
| ·DDR2 ODT功能原理 | 第27-28页 |
| ·DDR2 ODT功能设置 | 第28-29页 |
| ·小结 | 第29-30页 |
| 第三章 DDR2接口噪声仿真分析 | 第30-52页 |
| ·输入条件 | 第30页 |
| ·仿真过程 | 第30-31页 |
| ·DDR接口单网络仿真 | 第31-39页 |
| ·数据 | 第31-34页 |
| ·时钟 | 第34-37页 |
| ·地址 | 第37-39页 |
| ·DDR接口多网络SSN仿真 | 第39-50页 |
| ·SSN仿真工作原理 | 第39-40页 |
| ·影响SSN的因素 | 第40-42页 |
| ·SSN仿真 | 第42-50页 |
| ·小结 | 第50-52页 |
| 第四章 时序分析 | 第52-66页 |
| ·DDR2总线的时序要求 | 第52-56页 |
| ·读写操作时序 | 第53-54页 |
| ·基本的时序依赖关系 | 第54-56页 |
| ·DDR时序预算 | 第56-64页 |
| ·芯片输出 | 第57-58页 |
| ·互连传送 | 第58-59页 |
| ·SDRAM接受端 | 第59-64页 |
| ·小结 | 第64-66页 |
| 第五章 结束语 | 第66-68页 |
| 致谢 | 第68-70页 |
| 参考文献 | 第70-72页 |