多核处理器高性能ALU单元设计研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题研究背景 | 第9-10页 |
| ·国内外相关研究 | 第10-11页 |
| ·论文来源及主要工作 | 第11-12页 |
| ·本文结构 | 第12-15页 |
| 第二章 ALU 相关技术研究 | 第15-31页 |
| ·ALU 的结构及分类 | 第15页 |
| ·核心加法器的算法研究 | 第15-27页 |
| ·基本的加法器原理 | 第16-18页 |
| ·串行进位加法器(CRA) | 第18页 |
| ·跳跃进位加法器(CKA) | 第18-19页 |
| ·进位选择加法器(CSA) | 第19-20页 |
| ·超前进位加法器(CLA) | 第20-21页 |
| ·并行前缀加法器(Prefix) | 第21-26页 |
| ·加法器性能比较 | 第26-27页 |
| ·移位器的算法 | 第27-29页 |
| ·基于多路选择开关的移位器结构 | 第27-28页 |
| ·桶形移位器 | 第28页 |
| ·对数移位器 | 第28-29页 |
| ·本章小结 | 第29-31页 |
| 第三章 ME 中ALU 电路的设计与性能优化 | 第31-49页 |
| ·ALU 在ME 中的位置与功能 | 第31-35页 |
| ·ME 的结构与功能 | 第31-32页 |
| ·ME 中ALU 的功能与指令描述 | 第32-35页 |
| ·ALU 的整体电路结构 | 第35-36页 |
| ·ALU 核心运算电路的设计 | 第36-45页 |
| ·加法器的优化 | 第36-43页 |
| ·逻辑操作实现 | 第43-44页 |
| ·移位寄存器实现 | 第44-45页 |
| ·功能仿真与性能分析 | 第45-46页 |
| ·本章小结 | 第46-49页 |
| 第四章 ALU 版图检查及后仿真评估 | 第49-65页 |
| ·微处理器版图设计特点 | 第49-50页 |
| ·ALU 单元版图的实现 | 第50-54页 |
| ·ALU 版图检查 | 第54-58页 |
| ·DRC 检验 | 第54-57页 |
| ·LVS 检查 | 第57-58页 |
| ·版图仿真结果分析 | 第58-63页 |
| ·后仿真的流程 | 第59页 |
| ·寄生效应对版图性能的影响 | 第59-62页 |
| ·版图后仿真结果 | 第62-63页 |
| ·本章小结 | 第63-65页 |
| 第五章 结束语 | 第65-67页 |
| ·全文工作总结 | 第65页 |
| ·未来工作展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 研究成果 | 第73-74页 |
