| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 目录 | 第10-12页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 大屏拼接技术国内外研究状况综述 | 第12-14页 |
| 1.2 信号完整性研究概况 | 第14页 |
| 1.3 大屏拼接技术中信号完整性研究的意义 | 第14-15页 |
| 1.4 本文研究内容的结构安排 | 第15-17页 |
| 第二章 大屏拼接技术及信号完整性问题分析 | 第17-25页 |
| 2.1 大屏拼接技术需求分析 | 第17-19页 |
| 2.1.1 大屏拼接技术功能需求 | 第17-18页 |
| 2.1.2 大屏拼接技术性能指标 | 第18-19页 |
| 2.2 大屏拼接技术中信号完整性问题分析 | 第19-24页 |
| 2.2.1 大屏拼接技术信号流框图 | 第19-20页 |
| 2.2.2 DDR2 吞吐率性能分析 | 第20-21页 |
| 2.2.3 电源系统分析与设计 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 大屏拼接技术中信号完整性仿真与分析 | 第25-75页 |
| 3.1 信号完整性描述方法分析 | 第25-35页 |
| 3.1.1 信号完整性时域参数表示方法 | 第26-33页 |
| 3.1.2 信号完整性频域参数表示方法 | 第33-34页 |
| 3.1.3 信号完整性仿真测量工具对比分析 | 第34-35页 |
| 3.2 信号完整性仿真模型研究 | 第35-52页 |
| 3.2.1 无源器件模型研究 | 第35-46页 |
| 3.2.2 有源器件模型研究 | 第46页 |
| 3.2.3 传输线模型研究 | 第46-52页 |
| 3.3 大屏拼接技术中信号质量仿真分析 | 第52-61页 |
| 3.3.1 信号阻抗匹配及实现方法的研究 | 第52-54页 |
| 3.3.2 信号拓扑结构的对比分析 | 第54-57页 |
| 3.3.3 DQS 信号驱动能力仿真分析 | 第57-61页 |
| 3.4 大屏拼接技术中信号时序仿真分析 | 第61-70页 |
| 3.4.1 源同步信号时序同步方法的对比分析 | 第61-63页 |
| 3.4.2 DDR2 数据信号时序仿真分析与研究 | 第63-66页 |
| 3.4.3 自动分析仿真数据的研究 | 第66-70页 |
| 3.5 大屏拼接技术中电源完整性设计与分析 | 第70-74页 |
| 3.5.1 上拉电源的设计 | 第70-71页 |
| 3.5.2 电源目标阻抗的设计与分析 | 第71-74页 |
| 3.6 本章小结 | 第74-75页 |
| 第四章 大屏拼接技术中信号完整性测量与分析 | 第75-86页 |
| 4.1 信号完整性测量方法分析与研究 | 第75-79页 |
| 4.1.1 常用信号完整性测量方法分析 | 第75页 |
| 4.1.2 信号完整性测量中注意事项分析 | 第75-79页 |
| 4.2 大屏拼接技术中信号质量测量结果与分析 | 第79-80页 |
| 4.2.1 LDQS 驱动能力测量结果与分析 | 第79-80页 |
| 4.2.2 CAS 信号驱动能力测试结果与分析 | 第80页 |
| 4.3 大屏拼接技术中 DDR2 信号时序测量结果与分析 | 第80-83页 |
| 4.3.1 DDR2 数据信号时序测量结果 | 第81-82页 |
| 4.3.2 DDR2 数据信号测量结果和仿真结果对比分析 | 第82-83页 |
| 4.3.3 自动分析测量数据的研究 | 第83页 |
| 4.4 大屏拼接技术中电源完整性的测量与分析 | 第83-85页 |
| 4.4.1 电源供电模块纹波的测量与分析 | 第84-85页 |
| 4.4.2 DDR2 电源噪声的测量与分析 | 第85页 |
| 4.5 本章小结 | 第85-86页 |
| 第五章 总结与展望 | 第86-88页 |
| 5.1 总结 | 第86-87页 |
| 5.2 研究内容展望 | 第87-88页 |
| 参考文献 | 第88-91页 |
| 致谢 | 第91-92页 |
| 攻读硕士学位期间已发表或录用的论文 | 第92页 |