HEVC运动估计模块的数据流分析以及VLSI设计
| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第12-36页 |
| 1.1 数字视频压缩技术简介 | 第12-16页 |
| 1.1.1 数字视频的发展 | 第12-13页 |
| 1.1.2 数字视频压缩标准介绍 | 第13-16页 |
| 1.2 HEVC 视频编码标准概述 | 第16-26页 |
| 1.2.1 HEVC 编码结构 | 第17-19页 |
| 1.2.2 HEVC 的变换、量化以及编码技术 | 第19-21页 |
| 1.2.3 HEVC 帧内预测技术 | 第21-22页 |
| 1.2.4 HEVC 帧间预测技术 | 第22-25页 |
| 1.2.5 HEVC 环路滤波器技术 | 第25-26页 |
| 1.3 运动估计算法与 VLSI 架构介绍 | 第26-32页 |
| 1.3.1 运动估计算法 | 第26-28页 |
| 1.3.2 HEVC 运动估计算法 | 第28页 |
| 1.3.3 变块运动估计的 VLSI 架构介绍 | 第28-32页 |
| 1.4 课题的研究背景 | 第32-34页 |
| 1.5 课题的研究内容 | 第34页 |
| 1.6 论文的组织结构 | 第34-36页 |
| 第二章 HEVC 运动估计的算法与数据流分析 | 第36-51页 |
| 2.1 HEVC 运动估计的算法分析 | 第36-40页 |
| 2.1.1 HEVC 可变块的全搜索运动估计算法 | 第36-38页 |
| 2.1.2 层次化的算法展开与变换 | 第38-40页 |
| 2.2 HEVC 运动估计的数据流分析 | 第40-50页 |
| 2.2.1 运动估计的硬件模型 | 第41-42页 |
| 2.2.2 数据复用与 PE 阵列利用率 | 第42-47页 |
| 2.2.3 数据组织与 SAD 缓存 | 第47-50页 |
| 2.3 本章小结 | 第50-51页 |
| 第三章 HEVC 运动估计的 VLSI 架构设计 | 第51-68页 |
| 3.1 HEVC 运动估计的数据流优化 | 第51-56页 |
| 3.2 HEVC 运动估计的 VLSI 架构设计 | 第56-64页 |
| 3.2.1 总体架构 | 第56-59页 |
| 3.2.2 片上缓存设计 | 第59-62页 |
| 3.2.3 PE 阵列 | 第62页 |
| 3.2.4 SAD 累加结构 | 第62-64页 |
| 3.3 RTL 仿真与验证 | 第64-65页 |
| 3.4 性能分析 | 第65-67页 |
| 3.5 本章小结 | 第67-68页 |
| 第四章 总结与展望 | 第68-71页 |
| 4.1 主要工作 | 第68-69页 |
| 4.2 后续研究工作 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士学位期间已发表或录用的论文 | 第76-78页 |
