基于STM32高速误码测试仪的设计与实现
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 1 绪论 | 第10-15页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 课题主要研究内容与结构安排 | 第12-15页 |
| 2 高速误码测试仪工作原理及方案设计 | 第15-23页 |
| 2.1 高速误码测试仪工作原理 | 第15-18页 |
| 2.2 高速误码测试仪方案设计 | 第18-22页 |
| 2.3 四通道高速误码测试仪性能指标 | 第22页 |
| 2.4 本章小结 | 第22-23页 |
| 3 高速误码测试仪硬件设计与分析 | 第23-49页 |
| 3.1 电源系统设计 | 第23-27页 |
| 3.2 时钟系统设计 | 第27-35页 |
| 3.3 VSC8248误码系统模块设计 | 第35-36页 |
| 3.4 GN2010E信号优化模块设计 | 第36-37页 |
| 3.5 控制与人机交互模块设计 | 第37-40页 |
| 3.6 信号完整性理论分析 | 第40-44页 |
| 3.7 高速PCB设计 | 第44-48页 |
| 3.8 本章小结 | 第48-49页 |
| 4 高速误码测试仪软件设计 | 第49-55页 |
| 4.1 系统主体程序 | 第49-51页 |
| 4.2 时钟模块程序设计 | 第51页 |
| 4.3 VSC8248误码模块程序设计 | 第51-53页 |
| 4.4 人机交互模块程序设计 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 5 高速误码测试仪测试 | 第55-63页 |
| 5.1 眼图的相关知识 | 第55-56页 |
| 5.2 高速误码测试仪发送端测试 | 第56-59页 |
| 5.3 高速误码测试仪接收端测试 | 第59-62页 |
| 5.4 本章小结 | 第62-63页 |
| 6 总结与展望 | 第63-65页 |
| 6.1 全文总结 | 第63页 |
| 6.2 展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录1攻读学位期间发表论文目录 | 第69页 |
