| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第13-16页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 论文的内容和结构 | 第15-16页 |
| 第2章 OFDM系统与峰均比抑制技术简述 | 第16-23页 |
| 2.1 OFDM系统的基本原理 | 第16-17页 |
| 2.2 OFDM系统的峰均比问题 | 第17-20页 |
| 2.2.1 相关技术指标的定义 | 第18-19页 |
| 2.2.2 高峰均比对OFDM系统的影响 | 第19-20页 |
| 2.3 峰均功率比抑制技术 | 第20-22页 |
| 2.3.1 限幅滤波技术 | 第20-21页 |
| 2.3.2 峰值加窗技术 | 第21页 |
| 2.3.3 噪声成型技术 | 第21-22页 |
| 2.3.4 峰值脉冲抵消技术 | 第22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 PC-CFR算法的MATLAB仿真与性能分析 | 第23-32页 |
| 3.1 PC-CFR算法原理简述 | 第23-25页 |
| 3.2 峰值检测方案的选择 | 第25-27页 |
| 3.3 原型对消脉冲滤波系数的选择 | 第27-31页 |
| 3.4 本章小结 | 第31-32页 |
| 第4章 PC-CFR算法的FPGA硬件设计与实现 | 第32-53页 |
| 4.1 开发平台与开发环境简述 | 第32-34页 |
| 4.2 PC-CFR算法的FPGA设计与实现 | 第34-52页 |
| 4.2.1 CORDIC模块的设计 | 第36-41页 |
| 4.2.2 峰值检测模块的设计 | 第41-44页 |
| 4.2.3 缩放因子生成模块的设计 | 第44-46页 |
| 4.2.4 分配器模块的设计 | 第46-49页 |
| 4.2.5 对消脉冲生成模块的设计 | 第49-51页 |
| 4.2.6 数据链路延时匹配模块设计 | 第51页 |
| 4.2.7 削峰处理模块的设计 | 第51-52页 |
| 4.3 本章小结 | 第52-53页 |
| 第5章 PC-CFR算法FPGA设计仿真与性能评估 | 第53-65页 |
| 5.1 硬件实现的RTL级仿真 | 第53-60页 |
| 5.1.1 硬件设计外部接口声明 | 第53-55页 |
| 5.1.2 仿真结果验证 | 第55-60页 |
| 5.2 硬件资源消耗 | 第60-61页 |
| 5.3 峰均比抑制效果 | 第61-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第6章 总结与展望 | 第65-67页 |
| 6.1 工作总结 | 第65页 |
| 6.2 工作展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 附录A 攻读学位期间发表的学术论文 | 第71-72页 |
| 附录B 部分仿真程序 | 第72-74页 |