高精度可调节模拟延迟线设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 研究内容及设计指标 | 第13页 |
| 1.4 论文章节安排 | 第13-14页 |
| 第2章 模拟延迟线基本理论 | 第14-26页 |
| 2.1 延迟基本理论 | 第14-16页 |
| 2.1.1 群延迟的概念 | 第14-15页 |
| 2.1.2 时延迟移相原理 | 第15-16页 |
| 2.2 延迟单元分类 | 第16-23页 |
| 2.2.1 无源延迟单元 | 第16-19页 |
| 2.2.2 有源延迟单元 | 第19-23页 |
| 2.3 模拟延迟线主要技术指标 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第3章 高精度可调节模拟延迟线的设计 | 第26-50页 |
| 3.1 模拟实时延迟线结构分类 | 第26-27页 |
| 3.2 模拟实时延迟线整体框图 | 第27-28页 |
| 3.3 无源延迟单元设计 | 第28-38页 |
| 3.3.1 平面电感及可变电容设计 | 第28-35页 |
| 3.3.2 电感电容延迟对设计 | 第35-37页 |
| 3.3.3 无源延迟模块仿真 | 第37-38页 |
| 3.4 有源延迟单元设计 | 第38-43页 |
| 3.4.1 宽带有源延迟单元设计 | 第38-42页 |
| 3.4.2 有源延迟模块仿真 | 第42-43页 |
| 3.5 路径选择开关的设计 | 第43-46页 |
| 3.6 级间匹配电路的设计 | 第46页 |
| 3.7 数字控制单元的设计 | 第46-47页 |
| 3.8 偏置电路的设计 | 第47-48页 |
| 3.9 本章小结 | 第48-50页 |
| 第4章 版图设计与后仿真 | 第50-66页 |
| 4.1 版图的基本设计流程 | 第50-51页 |
| 4.2 版图设计中的注意事项 | 第51-53页 |
| 4.2.1 版图的寄生和干扰 | 第51页 |
| 4.2.2 闩锁效应 | 第51-53页 |
| 4.2.3 天线效应 | 第53页 |
| 4.3 模拟延迟线的版图设计 | 第53-54页 |
| 4.4 模拟延迟线的后仿真 | 第54-65页 |
| 4.4.1 群延迟 | 第54-59页 |
| 4.4.2 输入输出匹配 | 第59-60页 |
| 4.4.3 增益 | 第60-62页 |
| 4.4.4 隔离度和线性度 | 第62-63页 |
| 4.4.5 瞬态仿真 | 第63-64页 |
| 4.4.6 仿真结果与设计指标对比 | 第64-65页 |
| 4.5 本章小结 | 第65-66页 |
| 第5章 总结和展望 | 第66-68页 |
| 5.1 总结 | 第66页 |
| 5.2 展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 硕士期间发表的论文 | 第74页 |
