| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 引言 | 第8页 |
| 1.2 课题的研究背景和意义 | 第8-10页 |
| 1.3 本文所做的工作 | 第10-11页 |
| 2 系统总体方案设计 | 第11-14页 |
| 2.1 系统数据流图说明 | 第11页 |
| 2.2 系统各功能模块图设计 | 第11-13页 |
| 2.2.1 图像采集模块 | 第12页 |
| 2.2.2 图像数字化模块 | 第12页 |
| 2.2.3 图像压缩模块 | 第12-13页 |
| 2.2.4 网络传输模块 | 第13页 |
| 2.2.5 主控制器模块 | 第13页 |
| 2.3 本章小结 | 第13-14页 |
| 3 系统硬件设计 | 第14-32页 |
| 3.1 系统总控制器的设计 | 第14-16页 |
| 3.2 图像采集模块硬件设计 | 第16-19页 |
| 3.3 图像数字化模块硬件设计 | 第19-25页 |
| 3.3.1 模拟输入信号处理 | 第20-21页 |
| 3.3.2 色度信号和亮度信号处理 | 第21-23页 |
| 3.3.3 SAA7111数据输入输出设计 | 第23-25页 |
| 3.4 图像压缩模块硬件设计 | 第25-28页 |
| 3.4.1 ZR36060内部结构 | 第25-26页 |
| 3.4.2 ZR36060的工作模式 | 第26-28页 |
| 3.5 图像传输模块硬件设计 | 第28-31页 |
| 3.5.1 W5300芯片工作原理 | 第28-29页 |
| 3.5.2 内部通信协议 | 第29-31页 |
| 3.6 本章小结 | 第31-32页 |
| 4 系统软件设计 | 第32-57页 |
| 4.1 CCD驱动设计 | 第32-34页 |
| 4.2 SAA7111驱动设计 | 第34-38页 |
| 4.2.1 IIC总线驱动时序设计 | 第34-37页 |
| 4.2.2 SAA7111内部寄存器的配置 | 第37-38页 |
| 4.3 ZR36060驱动时序设计 | 第38-49页 |
| 4.3.1 ZR36060加载参数和配置表 | 第41-45页 |
| 4.3.2 ZR36060压缩过程控制 | 第45-46页 |
| 4.3.3 ZR36060上电和复位功能初始化设计 | 第46-47页 |
| 4.3.4 ZR36060内部接口时序初始化和读出控制 | 第47-49页 |
| 4.4 W5300模块驱动设计 | 第49-54页 |
| 4.4.1 W5300主要寄存器配置 | 第50-51页 |
| 4.4.2 W5300模式选择与读写时序分析 | 第51-53页 |
| 4.4.3 W5300内部工作时钟的设计 | 第53-54页 |
| 4.4.4 W5300数据通信模式 | 第54页 |
| 4.5 上位机显示设计 | 第54-56页 |
| 4.5.1 上位机界面设计 | 第54-55页 |
| 4.5.2 上位机工作流程 | 第55-56页 |
| 4.6 本章小结 | 第56-57页 |
| 5 实验结果与分析 | 第57-59页 |
| 5.1 系统开发环境 | 第57页 |
| 5.2 开发过程中遇到的问题及解决办法和实验结果 | 第57-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-63页 |