| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究背景 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文的内容 | 第12页 |
| 1.4 论文的结构安排 | 第12-14页 |
| 第二章 向量协处理器顶层通路的设计 | 第14-24页 |
| 2.1 带协处理器接口的顶层架构 | 第14-15页 |
| 2.2 Altivec顶层硬件结构 | 第15-16页 |
| 2.3 协处理器与主处理器的耦合方式 | 第16-18页 |
| 2.3.1 完全紧耦合 | 第16-17页 |
| 2.3.2 紧耦合内存加直接内存访问 | 第17-18页 |
| 2.4 向量协处理器的验证 | 第18-24页 |
| 2.4.1 基于SystemVerilog的软硬件自动比对平台 | 第19-20页 |
| 2.4.2 边界验证中边界条件的制定 | 第20-21页 |
| 2.4.3 向量协处理器的顶层验证 | 第21-24页 |
| 第三章 Altivec定点功能单元设计 | 第24-46页 |
| 3.1 VSFX指令分析 | 第24-26页 |
| 3.2 VSFX功能单元设计 | 第26-29页 |
| 3.3 加减法指令执行单元设计 | 第29-33页 |
| 3.4 比较类指令执行单元设计 | 第33-39页 |
| 3.5 移位指令执行单元设计 | 第39-45页 |
| 3.6 综合结果 | 第45-46页 |
| 第四章 乱序执行译码电路的设计与实现 | 第46-57页 |
| 4.1 指令相关 | 第46-47页 |
| 4.2 指令调度装置和方法 | 第47-48页 |
| 4.3 指令队列指令写入算法 | 第48-50页 |
| 4.4 指令队列指令发射算法 | 第50页 |
| 4.5 指令队列设计 | 第50-52页 |
| 4.6 保留站设计 | 第52-54页 |
| 4.7 指令动态调度的流水线实现 | 第54-55页 |
| 4.8 实验方案及结果 | 第55-57页 |
| 第五章 总结和展望 | 第57-59页 |
| 5.1 全文工作总结 | 第57-58页 |
| 5.2 未来工作展望 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 发表论文和参加科研情况说明 | 第63-64页 |
| 致谢 | 第64-65页 |