| 中文摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景 | 第8-10页 |
| ·研究内容 | 第10页 |
| ·文章结构 | 第10-12页 |
| 第二章 论文相关内容简介 | 第12-20页 |
| ·FPGA简介 | 第12-15页 |
| ·FPGA特性 | 第13页 |
| ·Xilinx XC4VLX25简介 | 第13-15页 |
| ·哈希算法 | 第15-16页 |
| ·安全哈希标准(Secure Hash Standard) | 第15-16页 |
| ·WISHBONE总线 | 第16-20页 |
| ·WISHBONE总线工作模式 | 第18-20页 |
| 第三章 系统架构与原理 | 第20-26页 |
| ·SHA256哈希函数 | 第20-25页 |
| ·SHA256具体函数介绍 | 第20-21页 |
| ·SHA256算法描述 | 第21-25页 |
| ·附加填充数据信息 | 第21-22页 |
| ·数据块扩展 | 第22页 |
| ·循环迭代计算 | 第22-25页 |
| ·哈希值输出 | 第25页 |
| ·WISHBONE总线 | 第25-26页 |
| ·共享总线连接方式 | 第25-26页 |
| 第四章 加密系统架构设计与实现 | 第26-44页 |
| ·开发环境搭建 | 第26-28页 |
| ·软件环境搭建 | 第26-28页 |
| ·Xilinx FPGA开发套件ISE Suit安装 | 第26-28页 |
| ·开发板运行环境Debian Linux安装 | 第28页 |
| ·硬件环境搭建 | 第28页 |
| ·SHA256核心模块的设计 | 第28-40页 |
| ·前端数据处理模块设计 | 第30-32页 |
| ·数据长度统计 | 第31页 |
| ·附加信息填充 | 第31-32页 |
| ·SHA256哈希值计算 | 第32-40页 |
| ·数据块扩展模块 | 第32-35页 |
| ·循环计算模块 | 第35-38页 |
| ·哈希值输出控制模块 | 第38-40页 |
| ·WISHBONE总线设计 | 第40-41页 |
| ·WISHBONE总线控制模块 | 第40页 |
| ·SHA256总线接口模块 | 第40-41页 |
| ·SHA256各版本区别 | 第41-42页 |
| ·SHA256时序仿真 | 第42-44页 |
| 第五章 系统性能分析 | 第44-48页 |
| ·SHA256核性能分析 | 第44-45页 |
| ·SHA256硬核与软核的性能比较 | 第45-46页 |
| ·加密系统性能分析 | 第46-47页 |
| ·硬件加密系统的优势 | 第47-48页 |
| 第六章 总结与展望 | 第48-51页 |
| 参考文献 | 第51-52页 |
| 在学期间研究成果 | 第52-53页 |
| 致谢 | 第53页 |