| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 研究背景（目的和意义） | 第14-15页 |
| 1.2 国内外发展 | 第15-16页 |
| 1.3 论文的主要内容 | 第16-17页 |
| 1.4 论文的主要结构 | 第17-18页 |
| 第二章 L2Cache的相关技术 | 第18-26页 |
| 2.1 Cache预取结构 | 第18-19页 |
| 2.1.1 多种预取技术的分析 | 第18-19页 |
| 2.1.2 混合预取结构 | 第19页 |
| 2.2 L2Cache与性能的关系及映射结构 | 第19-21页 |
| 2.2.1 L2Cache与性能的关系 | 第19-20页 |
| 2.2.2 L2 Cache的映射结构 | 第20-21页 |
| 2.3 Cache命中率的影响因素和算法 | 第21-24页 |
| 2.3.1 Cache命中率的影响因素 | 第21-22页 |
| 2.3.2 算法 | 第22-23页 |
| 2.3.3 LRU算法与其它算法的比较 | 第23-24页 |
| 2.4 本章小结 | 第24-26页 |
| 第三章 可重构的L2Cache的设计 | 第26-48页 |
| 3.1 L2Cache的简介 | 第26-29页 |
| 3.1.1 L2Cache特点 | 第26-27页 |
| 3.1.2 L2Cache工作原理 | 第27-29页 |
| 3.2 实现流程 | 第29页 |
| 3.3 实现框架 | 第29-30页 |
| 3.4 模块设计实现 | 第30-46页 |
| 3.4.1 DCR模块的设计实现 | 第31-33页 |
| 3.4.2 SRAM接口模块 | 第33-36页 |
| 3.4.3 Cache缓存控制模块 | 第36-39页 |
| 3.4.4 优先级判决逻辑模块 | 第39-40页 |
| 3.4.5 ICUR控制与DCUR控制模块的设计实现 | 第40-44页 |
| 3.4.6 DCUW控制模块的设计实现 | 第44-45页 |
| 3.4.7 监听逻辑模块的设计实现 | 第45-46页 |
| 3.5 本章小结 | 第46-48页 |
| 第四章 仿真验证与结果分析 | 第48-66页 |
| 4.1 功能验证介绍 | 第48-49页 |
| 4.2 软硬件协同验证 | 第49页 |
| 4.3 模块级验证 | 第49-56页 |
| 4.3.1 验证流程 | 第49-50页 |
| 4.3.2 验证过程、环境、平台搭建及验证方法 | 第50-53页 |
| 4.3.3 验证策划、主要内容及结果分析 | 第53-56页 |
| 4.4 虚拟平台级验证 | 第56-65页 |
| 4.4.1 验证原理、流程和验证方法 | 第56-57页 |
| 4.4.2 验证环境及验证平台 | 第57-59页 |
| 4.4.3 验证的策划、主要内容与结果分析 | 第59-65页 |
| 4.5 本章小结 | 第65-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 5.1 总结 | 第66页 |
| 5.2 展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 作者简介 | 第74-75页 |