基于异构并行系统的脑网络构建分析方法研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-17页 |
| ·课题研究背景及意义 | 第9-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·问题的提出 | 第12-14页 |
| ·本文的主要创新工作 | 第14-15页 |
| ·本文章节的的组织结构安排 | 第15-16页 |
| ·小结 | 第16-17页 |
| 第二章 静息态功能脑网络构建及分析 | 第17-25页 |
| ·数据采集及预处理 | 第17-18页 |
| ·功能脑网络构建 | 第18-22页 |
| ·节点的定义 | 第18-20页 |
| ·边的定义 | 第20页 |
| ·阈值选择 | 第20-22页 |
| ·脑网络构建结果 | 第22页 |
| ·功能脑网络指标分析 | 第22-24页 |
| ·小结 | 第24-25页 |
| 第三章 基于CPU-GPU异构并行系统研究 | 第25-38页 |
| ·并行方法 | 第25-30页 |
| ·CUDA编程模型 | 第25-27页 |
| ·CUBLAS库 | 第27-28页 |
| ·并行实现 | 第28-30页 |
| ·脑网络计算性能分析 | 第30-32页 |
| ·构建方法计算的性能分析 | 第30-31页 |
| ·拓扑属性计算的性能分析 | 第31-32页 |
| ·性能评价及分析 | 第32-37页 |
| ·实验配置 | 第33页 |
| ·构建方法的并行性能分析 | 第33-37页 |
| ·小结 | 第37-38页 |
| 第四章 基于多CPU并行系统研究 | 第38-50页 |
| ·并行方法 | 第38-42页 |
| ·SPMD机制 | 第38-39页 |
| ·循环打包方法 | 第39-40页 |
| ·并行实现 | 第40-42页 |
| ·脑网络计算性能分析 | 第42-43页 |
| ·性能评价及分析 | 第43-48页 |
| ·实验配置 | 第43页 |
| ·构建方法的并行性能分析 | 第43-44页 |
| ·拓扑属性的并行性能分析 | 第44-48页 |
| ·小结 | 第48-50页 |
| 第五章 基于多CPU和GPU结合的并行系统研究 | 第50-56页 |
| ·并行方法 | 第50-51页 |
| ·任务分配原则 | 第51-53页 |
| ·多CPU系统的并行数据划分原则 | 第51-52页 |
| ·GPU系统的并行数据划分原则 | 第52-53页 |
| ·性能评价及分析 | 第53-55页 |
| ·实验配置 | 第53页 |
| ·拓扑属性的并行性能分析 | 第53-55页 |
| ·小结 | 第55-56页 |
| 第六章 总结与展望 | 第56-59页 |
| ·总结 | 第56-57页 |
| ·展望 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63-64页 |
| 攻读硕士学位期间发表的学术论文目录 | 第64页 |
