致谢 | 第1-5页 |
摘要 | 第5-6页 |
Abstract | 第6-11页 |
1 绪论 | 第11-19页 |
·课题研究背景及意义 | 第11-12页 |
·国内外研究现状 | 第12-18页 |
·视频信号处理平台发展 | 第12-15页 |
·多核DSP器件发展 | 第15-18页 |
·本文主要工作及安排 | 第18-19页 |
2 视频处理系统总体结构分析及设计 | 第19-29页 |
·系统总体设计 | 第19-23页 |
·系统性能指标 | 第19页 |
·数据流分析 | 第19-20页 |
·系统主要模块组成 | 第20-23页 |
·系统并行性分析 | 第23-26页 |
·系统设计整体性能分析 | 第26-27页 |
·本章小结 | 第27-29页 |
3 系统核心接口及外围电路设计 | 第29-61页 |
·电源设计 | 第29-37页 |
·系统功耗分析 | 第29-31页 |
·上电顺序 | 第31-32页 |
·系统电源方案设计 | 第32-33页 |
·低功耗技术的内核电压设计 | 第33-35页 |
·TPS54310提供 3.3V、1.5V电源 | 第35-36页 |
·TPS51200提供 0.75V和 0.9V电压 | 第36页 |
·TPS73701提供 1.2V,1.8V,2.5V电压 | 第36-37页 |
·时钟设计 | 第37-39页 |
·整板时钟源设计 | 第37-38页 |
·系统时钟CORECLK和DDRCLK | 第38-39页 |
·DDR模块原理与设计 | 第39-44页 |
·内存的基本参数 | 第40页 |
·内存逻辑Bank与读/写操作 | 第40-42页 |
·预读取技术 | 第42-43页 |
·突发传输长度 | 第43页 |
·DDR2与DDR3拓扑设计 | 第43-44页 |
·SPI模块原理与设计 | 第44-46页 |
·SPI工作模式 | 第44-45页 |
·SPI数据传输原理 | 第45-46页 |
·系统SPI互连设计 | 第46页 |
·I2C模块原理与设计 | 第46-48页 |
·I2C基本特点与工作原理 | 第47页 |
·I2C互连设计 | 第47-48页 |
·JTAG模块设计 | 第48-49页 |
·SRIO模块设计分析 | 第49-53页 |
·Rapid IO简介 | 第49-51页 |
·TMS320C6678上的SRIO模块 | 第51-52页 |
·FPGA的SRIO模块 | 第52-53页 |
·千兆网口设计 | 第53-55页 |
·FPGA视频接口模块设计 | 第55-60页 |
·Cameralink接口 | 第55-57页 |
·PAL接口的原理及设计 | 第57-58页 |
·SDI接口原理及设计 | 第58-60页 |
·本章小结 | 第60-61页 |
4 信号完整性分析与PCB设计 | 第61-71页 |
·信号完整性的不同效应 | 第61-64页 |
·传输线效应 | 第61-62页 |
·过孔效应 | 第62-63页 |
·趋肤效应 | 第63-64页 |
·信号完整性噪声分析 | 第64-66页 |
·单一网络的反射噪声 | 第64-65页 |
·多网络间的串扰 | 第65页 |
·电源模块中的轨道塌陷 | 第65页 |
·EMI与辐射 | 第65-66页 |
·PCB设计 | 第66-70页 |
·PCB叠层分析 | 第66-68页 |
·PCB布局 | 第68-69页 |
·PCB布线 | 第69-70页 |
·本章小结 | 第70-71页 |
5 多核BOOT启动及相关技术 | 第71-85页 |
·多核BOOT | 第71-75页 |
·SPI BOOT原理及操作 | 第71-74页 |
·二次引导加载 | 第74-75页 |
·C66x与外设通信架构 | 第75-78页 |
·多核导航器 | 第76-77页 |
·多核共享存储管理器 | 第77页 |
·TerNet与Hyperlink模块 | 第77-78页 |
·C66x核间通信模式 | 第78-80页 |
·核间通信IPC配置 | 第78页 |
·Notify通信流程 | 第78-80页 |
·MessageQ通信流程 | 第80页 |
·SYS/BIOS软件平台搭建 | 第80-83页 |
·本章小结 | 第83-85页 |
6 总结与展望 | 第85-87页 |
·本文主要工作 | 第85页 |
·下一步工作展望 | 第85-87页 |
参考文献 | 第87-91页 |
作者简介及在学期间发表的学术论文与研究成果 | 第91页 |