| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-19页 |
| ·论文的研究背景、目的和意义 | 第11-12页 |
| ·论文的相关专业术语 | 第12-17页 |
| ·什么是芯片验证 | 第13页 |
| ·什么是芯片制造工艺 | 第13页 |
| ·什么是ASIC、SOC和FPGA | 第13-14页 |
| ·什么是硬件结构描述语言 | 第14-15页 |
| ·什么是亚稳态 | 第15页 |
| ·什么是JTAG | 第15-17页 |
| ·论文的研究方向与内容 | 第17页 |
| ·论文的组织结构 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第二章 验证环境及代码管理 | 第19-32页 |
| ·操作系统简介 | 第19-20页 |
| ·硬件平台介绍 | 第20-25页 |
| ·FPGA基本资源概述 | 第20-21页 |
| ·基本单元LE/ALM | 第21-23页 |
| ·逻辑阵列单元LAB | 第23页 |
| ·FPGA资源布局方式 | 第23-24页 |
| ·FPGA开发板外围器件介绍 | 第24-25页 |
| ·软件开发工具 | 第25-29页 |
| ·Altera Quartus Ⅱ集成开发套件 | 第26-28页 |
| ·Synopsys VCS仿真软件 | 第28-29页 |
| ·代码交互工具 | 第29-31页 |
| ·工具介绍--SVN | 第29-30页 |
| ·管理机制 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 基于FPGA的SOC验证方法 | 第32-46页 |
| ·基本验证方法概述 | 第32-39页 |
| ·功能验证 | 第33-38页 |
| ·静态验证方法(Static Verification) | 第34-36页 |
| ·半形式验证(Semi-Formal Verification) | 第36-37页 |
| ·仿真验证方法(Simulation Verification) | 第37-38页 |
| ·硬件加速器验证方法(Simulation Verification) | 第38-39页 |
| ·基于FPGA的SOC验证方法 | 第39-45页 |
| ·FPGA原型验证在SOC设计中的位置 | 第39-40页 |
| ·FPGA原型验证过程描述 | 第40-41页 |
| ·SOC到FPGA的移植 | 第41-45页 |
| ·移植的必要性 | 第41页 |
| ·移植的方案 | 第41-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 FPGA验证自动化方案的实现 | 第46-62页 |
| ·基本验证流程、各阶段的实施方案及问题 | 第46-49页 |
| ·手动移植过程 | 第46-47页 |
| ·仿真环境构建过程 | 第47-48页 |
| ·搭建Quartus Ⅱ集成开发环境 | 第48-49页 |
| ·对于综合后工程的在综合处理 | 第49页 |
| ·FPGA板上验证 | 第49页 |
| ·验证过程中自动化方案的实现 | 第49-61页 |
| ·移植替换单元的定位 | 第49-50页 |
| ·通用IP | 第50-51页 |
| ·同步器 | 第51-53页 |
| ·电平(level signal)同步器 | 第52页 |
| ·边沿检测(edge detecting)同步器 | 第52-53页 |
| ·脉冲(Pulse)同步器 | 第53页 |
| ·FIFO的特殊处理 | 第53页 |
| ·自动化仿真环境的搭建 | 第53-55页 |
| ·建立仿真工程 | 第54页 |
| ·运行仿真工程 | 第54-55页 |
| ·重新编译仿真工程并打开DVE | 第55页 |
| ·QuartusⅡ自动化编译环境的搭建 | 第55-56页 |
| ·增量编译设计 | 第56-59页 |
| ·增量编译原理 | 第57页 |
| ·增量编译具体实现过程 | 第57-59页 |
| ·用flash配置FPGA的方法步骤 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 总结与展望 | 第62-63页 |
| ·论文总结 | 第62页 |
| ·工作展望 | 第62-63页 |
| 附录 | 第63-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77页 |
