双光幕测速系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| 第一章 绪论 | 第10-16页 |
| ·研究背景及意义 | 第10页 |
| ·光幕传感器概述 | 第10-13页 |
| ·光幕传感器的发展历程 | 第10-12页 |
| ·光幕传感器简介 | 第12-13页 |
| ·光幕测速技术发展状况 | 第13-14页 |
| ·论文的主要工作及结构安排 | 第14-16页 |
| 第二章 双光幕测速系统原理与方案设计 | 第16-24页 |
| ·测速原理与方法 | 第16-18页 |
| ·测速原理 | 第16-17页 |
| ·测速方法 | 第17-18页 |
| ·系统总体设计 | 第18-23页 |
| ·光学部分 | 第19页 |
| ·机械部分 | 第19-22页 |
| ·硬件电路部分 | 第22-23页 |
| ·软件部分 | 第23页 |
| ·本章小结 | 第23-24页 |
| 第三章 双光幕测速系统硬件实现平台设计 | 第24-46页 |
| ·双光幕测速系统硬件总体方案设计 | 第24页 |
| ·系统电源设计 | 第24-27页 |
| ·光幕传感器 | 第27-34页 |
| ·EZ-ARRAY 的简介 | 第28-30页 |
| ·操作原理 | 第30-31页 |
| ·传感器响应时间 | 第31页 |
| ·最大物体通过速度 | 第31-32页 |
| ·电气连接 | 第32-33页 |
| ·系统设定 | 第33-34页 |
| ·电流/电压转换电路设计 | 第34-37页 |
| ·LM324 构成的 I/V 转换电路 | 第34-35页 |
| ·OP07 组成的 I/V 转换电路 | 第35-37页 |
| ·A/D 转换设计 | 第37-39页 |
| ·FPGA 电路设计 | 第39-40页 |
| ·FPGA 芯片的选择 | 第39页 |
| ·程序存储器及下载模式的选择 | 第39-40页 |
| ·FLASH 存储电路设计 | 第40-42页 |
| ·USB 读数设计 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 双光幕测速系统软件设计 | 第46-71页 |
| ·FPGA 设计流程 | 第46-47页 |
| ·系统软件总体方案设计 | 第47-48页 |
| ·A/D 转换控制设计 | 第48-52页 |
| ·时钟分频模块 | 第48-49页 |
| ·转换控制模块 | 第49-51页 |
| ·数据编码 | 第51页 |
| ·仿真验证 | 第51-52页 |
| ·FIFO 设计 | 第52-55页 |
| ·内部集成 FIFO 需要解决的问题 | 第53页 |
| ·FIFO 设计方案 | 第53-54页 |
| ·FIFO 标志位的产生 | 第54-55页 |
| ·仿真验证 | 第55页 |
| ·FLASH 读写控制设计 | 第55-60页 |
| ·擦除 | 第56-57页 |
| ·无效块检测 | 第57-58页 |
| ·写数据 | 第58-60页 |
| ·读数据 | 第60页 |
| ·USB 读数控制设计 | 第60-67页 |
| ·FPGA 内部读数控制设计 | 第61-62页 |
| ·固件程序设计 | 第62-67页 |
| ·上位机简介 | 第67-70页 |
| ·本章小结 | 第70-71页 |
| 第五章 双光幕测速系统性能测试与分析 | 第71-79页 |
| ·光幕传感器测试 | 第71-73页 |
| ·系统调试 | 第73-74页 |
| ·硬件调试 | 第73页 |
| ·软件调试 | 第73-74页 |
| ·结果与误差分析 | 第74-78页 |
| ·测量结果 | 第74-77页 |
| ·误差分析 | 第77-78页 |
| ·本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| ·论文工作总结 | 第79页 |
| ·论文的后续工作 | 第79-81页 |
| 附录 | 第81-83页 |
| 参考文献 | 第83-86页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第86-87页 |
| 致谢 | 第87-88页 |
