一种高性能DSP中断系统的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景与意义 | 第7页 |
| ·DSP的发展现状 | 第7-9页 |
| ·高性能DSP的发展趋势 | 第9-10页 |
| ·论文主要工作及架构 | 第10-11页 |
| 第二章 中断系统概述 | 第11-17页 |
| ·中断系统简介 | 第11页 |
| ·中断的作用 | 第11-12页 |
| ·中断处理过程 | 第12页 |
| ·中断事件分类 | 第12-13页 |
| ·中断系统的结构 | 第13-16页 |
| ·中断源 | 第13-14页 |
| ·中断优先级 | 第14页 |
| ·中断仲裁 | 第14-16页 |
| ·中断向量表 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第三章 中断系统的架构及特点 | 第17-39页 |
| ·中断系统的框架及特点 | 第17页 |
| ·中断系统总体架构 | 第17-27页 |
| ·服务请求商 | 第19页 |
| ·中断服务请求节点 | 第19-23页 |
| ·中断仲裁总线 | 第23-24页 |
| ·中断控制单元 | 第24-27页 |
| ·中断向量表 | 第27-32页 |
| ·中断向量表工作原理 | 第27-29页 |
| ·中断向量表特点 | 第29-32页 |
| ·外围设备控制处理器PCP | 第32-38页 |
| ·PCP处理器内核 | 第32-33页 |
| ·PCP中断控制单元(PICU) | 第33-34页 |
| ·PCP服务请求节点(PSRNs) | 第34-37页 |
| ·PCP中断过程 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 中断系统的电路结构设计 | 第39-43页 |
| ·中断服务请求节点的电路结构设计 | 第39页 |
| ·中断控制单元的电路结构 | 第39-40页 |
| ·SRN解码模块的状态机设计 | 第40-41页 |
| ·ICU仲裁模块的状态机设计 | 第41页 |
| ·中断仲裁与中断响应过程 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 不同中断事件的仿真及验证 | 第43-53页 |
| ·软件调试中断 | 第43-44页 |
| ·普通硬件中断 | 第44-46页 |
| ·中断嵌套 | 第46-47页 |
| ·仲裁周期可变的中断 | 第47-49页 |
| ·两个定时器向PCP发出中断 | 第49-50页 |
| ·三个定时器向DSP发出中断 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 总结与展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第59页 |
