基于FPGA的交通信号协调控制系统研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-10页 |
| ·课题背景 | 第8页 |
| ·本人工作 | 第8-9页 |
| ·本文组织 | 第9-10页 |
| 第二章 交通信号协调控制的基本概念 | 第10-13页 |
| ·交通信号控制的类型 | 第10-11页 |
| ·定时控制 | 第10页 |
| ·感应控制 | 第10-11页 |
| ·交通信号协调控制的主要参数 | 第11-12页 |
| ·周期时长 | 第11页 |
| ·绿信比 | 第11页 |
| ·相位 | 第11页 |
| ·相位差 | 第11-12页 |
| ·本章小结 | 第12-13页 |
| 第三章 交通信号协调控制系统方案设计 | 第13-29页 |
| ·交通信号单点控制方案设计 | 第13-23页 |
| ·交通信号单点控制方法 | 第13-17页 |
| ·案例 | 第17-23页 |
| ·交通信号协调控制方案设计 | 第23-28页 |
| ·交通信号协调控制方法 | 第23-25页 |
| ·案例 | 第25-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 FPGA 开发与调试技术 | 第29-38页 |
| ·FPGA 介绍 | 第29-33页 |
| ·FPGA 发展状况 | 第29-30页 |
| ·FPGA 的内部结构与工作原理 | 第30-31页 |
| ·FLEX10K 芯片介绍 | 第31-33页 |
| ·VHDL 硬件描述语言 | 第33-35页 |
| ·VHDL 的发展过程及特点 | 第33-34页 |
| ·用 VHDL 进行硬件设计的流程 | 第34-35页 |
| ·开发平台 MAX +PLUS Ⅱ | 第35页 |
| ·JTAG 芯片编程配置方式 | 第35-36页 |
| ·本章小结 | 第36-38页 |
| 第五章 交通信号控制系统的 FPGA 程序设计 | 第38-46页 |
| ·总体框架设计 | 第38-39页 |
| ·主要功能模块设计 | 第39-42页 |
| ·分频器 | 第39-41页 |
| ·车行道计时器 | 第41页 |
| ·人行道定时器 | 第41页 |
| ·车行道控制器 | 第41页 |
| ·人行道控制器 | 第41-42页 |
| ·多路选择器、七段译码显示器和动态扫描模块 | 第42页 |
| ·硬件电路设计 | 第42-45页 |
| ·开关设置模块 | 第42页 |
| ·晶振时钟电路 | 第42-43页 |
| ·电源电路 | 第43页 |
| ·数码管显示电路 | 第43-44页 |
| ·交通灯实验模块 | 第44-45页 |
| ·信号引脚锁定列表 | 第45页 |
| ·本章小结 | 第45-46页 |
| 第六章 总结与展望 | 第46-48页 |
| ·总结 | 第46-47页 |
| ·展望 | 第47-48页 |
| 致谢 | 第48-49页 |
| 缩略词 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 攻读硕士学位期间的研究成果 | 第52-53页 |
| 附录 1：部分 VHDL 程序 | 第53-58页 |
