基于90nm工艺的整数运算部件设计与优化
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题研究背景和意义 | 第11-12页 |
| ·相关研究 | 第12-15页 |
| ·加法器 | 第12-13页 |
| ·以宏单元为基础的设计方法 | 第13-14页 |
| ·90 纳米下的电路设计 | 第14-15页 |
| ·课题研究内容 | 第15页 |
| ·本文的组织结构 | 第15-17页 |
| 第二章 整数运算部件的结构分析 | 第17-24页 |
| ·ALU 结构 | 第17-18页 |
| ·核心加法器 | 第18-21页 |
| ·移位器 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 整数运算部件的优化与时序分析 | 第24-41页 |
| ·整数运算部件设计 | 第24-29页 |
| ·功能设计 | 第24-25页 |
| ·指令设计 | 第25-27页 |
| ·各个功能模块的设计 | 第27-29页 |
| ·整数运算部件的形式化验证 | 第29-31页 |
| ·整数运算部件的综合 | 第31-33页 |
| ·整数运算部件的时序分析 | 第33-38页 |
| ·混合静态时序分析 | 第33-35页 |
| ·整数运算部件的时序分析 | 第35-38页 |
| ·移位器的优化 | 第38-40页 |
| ·64 位移位器的设计 | 第38页 |
| ·64 位移位器的电路实现 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 基于LING 算法的加法器优化 | 第41-56页 |
| ·并行前缀算法 | 第41-45页 |
| ·分组并行算法 | 第42-44页 |
| ·并行前缀进位树算法 | 第44-45页 |
| ·稀疏树 | 第45-47页 |
| ·LING 算法 | 第47-52页 |
| ·并行前缀Ling 算法 | 第47-49页 |
| ·Pseudo-Ling | 第49页 |
| ·Pseudo-Ling 稀疏树 | 第49-52页 |
| ·加法器的电路实现 | 第52-55页 |
| ·组合多米诺结构 | 第52-53页 |
| ·加法器的电路实现 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 90NM 工艺下的版图设计与优化 | 第56-70页 |
| ·版图设计 | 第56-58页 |
| ·RC 延迟的优化 | 第58-60页 |
| ·互连材料 | 第58页 |
| ·互连策略 | 第58-59页 |
| ·插入buffer | 第59-60页 |
| ·串扰的优化 | 第60-62页 |
| ·传输线噪声 | 第60-61页 |
| ·传输线阻抗 | 第61-62页 |
| ·IR DROP 的优化 | 第62-64页 |
| ·加密电源地网格 | 第62-64页 |
| ·加宽电源地线 | 第64页 |
| ·版图后模拟与分析 | 第64-66页 |
| ·版图后验证 | 第66-68页 |
| ·IR Drop 分析 | 第67页 |
| ·串扰分析 | 第67-68页 |
| ·基于信号完整性的时序分析 | 第68页 |
| ·EXU 的时序分析 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·全文工作总结 | 第70页 |
| ·工作展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
