| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·课题背景及其研究的目的和意义 | 第8-11页 |
| ·信道编码的发展 | 第8-10页 |
| ·Turbo码的提出 | 第10页 |
| ·Turbo乘积码的提出 | 第10-11页 |
| ·TPC码的研究现状 | 第11-14页 |
| ·TPC码的编码 | 第11-12页 |
| ·TPC码的译码算法研究 | 第12页 |
| ·TPC码的应用及研究的目的和意义 | 第12-14页 |
| ·本文主要研究内容及其结构安排 | 第14-15页 |
| 第2章 TPC码的编译码原理 | 第15-32页 |
| ·TPC码的编码原理 | 第15-18页 |
| ·TPC子码的选择 | 第15-17页 |
| ·TPC编码结构 | 第17-18页 |
| ·TPC译码原理 | 第18-24页 |
| ·最大似然译码算法 | 第18-19页 |
| ·基于循环伪最大似然算法的TPC译码步骤 | 第19-21页 |
| ·基于循环伪最大似然译码算法输出码字软信息的计算 | 第21-23页 |
| ·迭代译码结构 | 第23-24页 |
| ·TPC码其它译码算法研究 | 第24-31页 |
| ·乘积码的Chase-II迭代译码算法 | 第24-26页 |
| ·乘积码的快速Chase译码算法 | 第26-27页 |
| ·乘积码的有效Chase译码算法 | 第27-28页 |
| ·乘积码的基于“Box and Match”技术的软输入软输出译码 | 第28-30页 |
| ·乘积码的几种算法的比较分析 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 TPC译码器的设计 | 第32-48页 |
| ·TPC译码器的设计方案 | 第32-40页 |
| ·软件仿真工具及开发平台 | 第32页 |
| ·TPC译码器的整体设计方案 | 第32-35页 |
| ·TPC译码器的单元译码器设计方案 | 第35-39页 |
| ·TPC译码器的译码性能 | 第39-40页 |
| ·TPC译码器的模块设计 | 第40-47页 |
| ·扩展汉明码译码模块的设计 | 第40-43页 |
| ·邻近码字生成模块的设计 | 第43-46页 |
| ·FPGA内部存储器和比较器模块的设计 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 TPC译码器设计的仿真结果及分析 | 第48-55页 |
| ·TPC译码器的仿真方法 | 第48-49页 |
| ·各种错误类型的波形仿真结果及分析 | 第49-53页 |
| ·TPC译码器设计中遇到的问题及性能优化 | 第53-54页 |
| ·TPC译码器设计中的资源优化 | 第53页 |
| ·TPC译码器设计中的速率优化 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读学位期间发表的学术论文 | 第60-61页 |
| 哈尔滨工业大学硕士学位论文原创性声明 | 第61页 |
| 哈尔滨工业大学硕士学位论文使用授权书 | 第61页 |
| 哈尔滨工业大学硕士学位涉密论文管理 | 第61-62页 |
| 致谢 | 第62页 |