基于SoC的存储控制器IP核的分析与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·国内外发展动态 | 第9-10页 |
| ·国内外背景和研究现状 | 第10-11页 |
| ·课题来源和主要工作 | 第11页 |
| ·论文组织结构 | 第11-12页 |
| 第二章 存储器工作原理的分析概述 | 第12-34页 |
| ·存储器的基本介绍 | 第12-14页 |
| ·内存分类 | 第12-13页 |
| ·内存的性能指标 | 第13-14页 |
| ·动态随机存储器的存储机制 | 第14-23页 |
| ·DRAM 的基本结构 | 第15-18页 |
| ·DRAM 存储阵列中的灵敏放大器 | 第18-20页 |
| ·DRAM 的外围电路 | 第20-21页 |
| ·DRAM 的刷新机制 | 第21-23页 |
| ·动态内存的发展 | 第23-24页 |
| ·FPM DRAM | 第23-24页 |
| ·EDO DRAM | 第24页 |
| ·SDRAM | 第24页 |
| ·DDR SDRAM | 第24页 |
| ·同步动态随机存储器 | 第24-33页 |
| ·SDRAM 单元的基本结构 | 第25-27页 |
| ·SDRAM 的命令模式 | 第27-30页 |
| ·SDRAM 的时序参数 | 第30-32页 |
| ·SDRAM 的启动和初始化 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 SoC 的系统设计和IP 的设计规范 | 第34-47页 |
| ·SoC 技术 | 第34-36页 |
| ·SoC 设计方法 | 第35-36页 |
| ·IP 核的设计规则 | 第36-41页 |
| ·IP 核开发流程 | 第38-41页 |
| ·片上总线的设计规则 | 第41-46页 |
| ·Wishbone 总线标准 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 SDRAM 控制器的设计 | 第47-60页 |
| ·存储控制器IP 的设计 | 第48-58页 |
| ·SDRAM 存储控制器状态机模块的设计 | 第50-53页 |
| ·SDRAM 存储控制器接口模块的设计 | 第53-55页 |
| ·顶层模块的设计 | 第55-58页 |
| ·SDRAM 控制器的初始化操作 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 仿真结果与应用实例 | 第60-64页 |
| ·仿真结果 | 第60-62页 |
| ·初始化仿真结果 | 第60-61页 |
| ·突发写的仿真结果 | 第61页 |
| ·突发读的仿真结果 | 第61-62页 |
| ·应用示例 | 第62-64页 |
| 第六章 结论 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 攻读硕士期间取得的研究成果 | 第68-69页 |
