| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 概述 | 第9-22页 |
| ·深亚微米集成电路设计面临的挑战 | 第9-13页 |
| ·深亚微米工艺对设计流程的挑战 | 第10-12页 |
| ·深亚微米互连线对设计的影响 | 第12-13页 |
| ·时序问题与时钟线网设计 | 第13-19页 |
| ·数字集成电路的时序问题 | 第14-16页 |
| ·时钟线网设计 | 第16-19页 |
| ·时钟线网的自动综合布线 | 第19-20页 |
| ·论文的结构 | 第20-22页 |
| 第二章 互连线时延估算模型与器件模型 | 第22-36页 |
| ·互连线电特性模型 | 第22-23页 |
| ·互连线时延模型 | 第23-29页 |
| ·Elmore 时延模型 | 第24-26页 |
| ·SPICE 模拟 | 第26-27页 |
| ·矩量匹配法 | 第27-29页 |
| ·基于RLC 传输线模型的二阶树形互连线时延估算稳定模型 | 第29-35页 |
| ·分布RLC 互连线的ABCD 矩阵 | 第29-30页 |
| ·稳定的树形互连线时延估算模型 | 第30-32页 |
| ·本时延模型稳定的理论依据 | 第32-33页 |
| ·实验结果 | 第33-35页 |
| ·缓冲器的时延模型 | 第35-36页 |
| 第三章 时钟布线算法 | 第36-47页 |
| ·布线问题定义与研究现状 | 第36-39页 |
| ·MMM 时钟布线算法 | 第39-40页 |
| ·GREEDY-DME 算法 | 第40-47页 |
| ·曼哈顿距离 | 第40-41页 |
| ·Deferred-Merge Embedding (DME)算法 | 第41-43页 |
| ·同时进行拓扑建立与实体嵌入的Greedy-DME 算法 | 第43-47页 |
| 第四章 时钟线网优化算法 | 第47-51页 |
| ·缓冲器插入与尺寸调整优化算法 | 第47-48页 |
| ·线宽优化算法 | 第48-51页 |
| ·基于非线性规划的线宽优化算法 | 第48-50页 |
| ·基于D－C 平面的线宽优化算法 | 第50-51页 |
| 第五章 同时布线并线宽优化的零偏差时钟线网构造 | 第51-59页 |
| ·ELMORE 模型的最小时延条件 | 第51-54页 |
| ·基于离散线宽的同时布线与线宽优化 | 第54-55页 |
| ·新的基于离散线宽的同时布线与优化算法 | 第55-59页 |
| ·算法描述 | 第55-57页 |
| ·实验结果 | 第57-59页 |
| 第六章 总结和展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间发表的学术论文 | 第66页 |
