| 0 前言 | 第1-12页 |
| ·课题背景 | 第7-9页 |
| ·选择神经网络研究同轴电缆模拟网络的原因 | 第9-11页 |
| ·传统滤波器的设计 | 第9-10页 |
| ·神经网络的优势 | 第10-11页 |
| ·本课题的主要任务及其安排 | 第11-12页 |
| 1 同轴电缆与传输码型 | 第12-18页 |
| ·同轴电缆的信道特性 | 第12-13页 |
| ·传输码型选择 | 第13-16页 |
| ·码型选择的原则 | 第13页 |
| ·几种常见的数字信号的码型及其频率谱 | 第13-15页 |
| ·HDB3编码规则 | 第15-16页 |
| ·HDB3编解码的实现 | 第16-18页 |
| 2 同轴电缆模拟网络的神经网络实现方式 | 第18-29页 |
| ·神经网络及其实现技术现状 | 第18-21页 |
| ·神经网络的发展与现状 | 第18-19页 |
| ·神经网络实现现状 | 第19-21页 |
| ·网络类型的选择-BP网络 | 第21-22页 |
| ·选择FPGA做BP神经网络硬件实现的原因 | 第22-23页 |
| ·硬件实现神经网络的必要性 | 第22页 |
| ·CPU、DSP及FPGA做信号处理器的比较 | 第22-23页 |
| ·硬件总体方案 | 第23-24页 |
| ·数据预处理 | 第24页 |
| ·通过MATLAB构建同轴电缆模拟网络的BP网络模型 | 第24-28页 |
| ·网络的拓扑结构 | 第25页 |
| ·激励函数的选择 | 第25-26页 |
| ·仿真结果分析 | 第26-27页 |
| ·深一层的思考 | 第27-28页 |
| ·小结 | 第28-29页 |
| 3 STAM算法及其FPGA实现 | 第29-48页 |
| ·FPGA-现场可编程门阵列 | 第29-32页 |
| ·可编程逻辑器件 | 第29-30页 |
| ·StratixⅡ系列器件 | 第30-31页 |
| ·EDA工具 | 第31-32页 |
| ·硬件实现BP网络的激励函数 | 第32页 |
| ·硬件实现非线性函数的一般方法分析 | 第32-33页 |
| ·SBTM算法 | 第33-36页 |
| ·STAM算法 | 第36-41页 |
| ·算法描述 | 第36-38页 |
| ·误差分析 | 第38-40页 |
| ·结果与比较 | 第40-41页 |
| ·双曲正切S型(tan-s)函数及其导数的STAM近似 | 第41-46页 |
| ·tan-s函数及其导数计算小数位数的选取 | 第41-43页 |
| ·tan-s函数及其导数的STAM算法 | 第43-46页 |
| ·tan-s函数STAM算法的硬件实现及仿真结果 | 第46-47页 |
| ·硬件实现 | 第46-47页 |
| ·仿真结果 | 第47页 |
| ·小结 | 第47-48页 |
| 4 FPGA实现同轴电缆模拟网络几个问题的研究 | 第48-52页 |
| ·硬件神经网络的误差问题 | 第48页 |
| ·学习方式的选择 | 第48-49页 |
| ·优化设计 | 第49-51页 |
| ·实现方式的讨论 | 第51-52页 |
| 5 HDB3编码信号的矫正 | 第52-58页 |
| ·时域均衡的基本原理 | 第52-53页 |
| ·有限长横向滤波器 | 第53-55页 |
| ·宽频带放大器与均衡器设计 | 第55-58页 |
| 6 总结与展望 | 第58-59页 |
| ·本文研究工作总结 | 第58页 |
| ·展望 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 附录1 | 第63-64页 |
| 致谢 | 第64页 |