| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-13页 |
| ·引言 | 第9页 |
| ·全数字解调概述 | 第9-11页 |
| ·本文的主要工作 | 第11-13页 |
| 第二章 BPSK/QPSK 信号全数字化解调的技术研究 | 第13-37页 |
| ·相移键控 | 第13-15页 |
| ·二进制相移键控 | 第13-14页 |
| ·四相相移键控 | 第14-15页 |
| ·采样定理 | 第15-17页 |
| ·Nyquist 采样定理 | 第16页 |
| ·中频采样原理 | 第16-17页 |
| ·数字下变频 | 第17-23页 |
| ·数控振荡器(NCO) | 第18-21页 |
| ·积分-清洗滤波器 | 第21-23页 |
| ·载波同步 | 第23-29页 |
| ·载波同步技术引述 | 第23-27页 |
| ·载波相位误差对解调的影响 | 第27-29页 |
| ·位同步 | 第29-37页 |
| ·延迟相干法位定时信息提取 | 第30-31页 |
| ·数字锁相环法实现位同步 | 第31-34页 |
| ·位定时误差对解调系统性能的影响 | 第34-37页 |
| 第三章 全数字化解调系统的电路设计 | 第37-61页 |
| ·系统硬件平台的设计 | 第37页 |
| ·系统的前端电路 | 第37-40页 |
| ·高频放大器(AD8041) | 第38页 |
| ·模数转换器(AD9057) | 第38-40页 |
| ·解调芯片的功能模块及技术分析 | 第40-57页 |
| ·全数字解调器STEL-2105 的特点 | 第40-41页 |
| ·控制和微处理器接口模块(Control & uP Interface) | 第41-42页 |
| ·本地振荡器NCO 模块(Local Oscillator NCO) | 第42-43页 |
| ·下变频器模块(Down Converter) | 第43-46页 |
| ·积分-清洗滤波器模块(Integrate & Dump Filters) | 第46-47页 |
| ·码元积分器模块(Symbol Integrator) | 第47页 |
| ·码元定时鉴频和环路滤波器模块(Symbol Timing Discriminator & Loop Filter) | 第47页 |
| ·码元定时NCO 模块(Symbol Timing NCO) | 第47-48页 |
| ·载波鉴频环路滤波器模块(PLL & AFC Carrier Discriminators & Loop Filter) | 第48-55页 |
| ·STEL-2105 内部数字锁相环(Digital Phase Lock Loop) | 第55-57页 |
| ·高速数字信号处理器 | 第57-61页 |
| 第四章 全数字化解调系统的电路实现 | 第61-72页 |
| ·硬件系统的组成 | 第61-62页 |
| ·硬件实现的基本原理 | 第61页 |
| ·本方案的硬件组成 | 第61-62页 |
| ·STEL-2105 的关键参数的设置 | 第62-66页 |
| ·频率控制字 | 第64页 |
| ·工作模式 | 第64-65页 |
| ·视窗控制寄存器 | 第65-66页 |
| ·边界控制寄存器 | 第66页 |
| ·DSP 与 STEL-2105 之间的通信接口 | 第66-67页 |
| ·系统的软件实现流程 | 第67-68页 |
| ·系统电路的调试 | 第68-72页 |
| 第五章 结论与展望 | 第72-74页 |
| ·本文工作总结 | 第72-73页 |
| ·今后工作展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 个人简历 | 第77页 |
