| 绪论 | 第1-10页 |
| 1． 课题的背景和意义 | 第7-8页 |
| 2． 国内外的研究现状 | 第8-9页 |
| 3． 本课题的目标及关键技术 | 第9-10页 |
| 第一章 研究内容及理论基础 | 第10-17页 |
| 1． 纠错编码简介 | 第10-11页 |
| 2． 汉明码纠错编码的介绍 | 第11-17页 |
| 第二章 FPGA设计介绍 | 第17-26页 |
| 1． 可编程ASIC简介及其特点 | 第17-18页 |
| 2． FPGA介绍 | 第18-22页 |
| 2．1 不同类型的FPGA比较 | 第18-19页 |
| 2．2 Actel公司FPGA介绍 | 第19-22页 |
| 3． VHDL程序的编写 | 第22-23页 |
| 3．1 VHDL语言简介 | 第22-23页 |
| 4． EDA软件介绍 | 第23-26页 |
| 4．1 EDA的基本工具 | 第24页 |
| 4．2 Libero软件介绍 | 第24-26页 |
| 第三章 芯片设计 | 第26-50页 |
| 1． 接口硬件介绍 | 第26-33页 |
| 1．1 数据存储器（SRAM） | 第26-28页 |
| 1．2 CPU简介 | 第28-32页 |
| 1．3 程序存储器（FLASH） | 第32页 |
| 1．4 61580 芯片（1553B总线接口芯片） | 第32-33页 |
| 2． 程序设计 | 第33-45页 |
| 2．1 EDAC总体方案 | 第33-34页 |
| 2．2 第一版设计 | 第34-38页 |
| 2．3 错误分析及EDAC设计修改 | 第38-40页 |
| 2．4 EDAC功能的进一步完善 | 第40-43页 |
| 2．5 其它接口硬件辅助逻辑设计 | 第43-45页 |
| 3． 设计的各个信号说明 | 第45-49页 |
| 3．1 386 EXCPU端的信号 | 第45-46页 |
| 3．2 SRAM端信号 | 第46-47页 |
| 3．3 FLASH端信号 | 第47页 |
| 3．4 61580 端信号 | 第47-48页 |
| 3．5 看门狗信号 | 第48页 |
| 3．6 外部片选备用信号 | 第48页 |
| 3．7 其他外部控制信号 | 第48-49页 |
| 4． 386 EX存储器分配 | 第49-50页 |
| 第四章 仿真与调试 | 第50-66页 |
| 1． 时序仿真说明 | 第50-64页 |
| 1．1 上电复位 | 第51-52页 |
| 1．2 FLASH仿真 | 第52-55页 |
| 1．3 61580 读写仿真 | 第55-56页 |
| 1．4 喂狗信号的仿真 | 第56-57页 |
| 1．5 备用片选信号memcs（5:0）仿真 | 第57页 |
| 1．6 备用片选信号iocs时序仿真 | 第57-58页 |
| 1．7 crdy信号的仿真 | 第58页 |
| 1．8 ace_int和pc的仿真 | 第58-59页 |
| 1．9 SRAM的读写仿真 | 第59-64页 |
| 2． 调试过程 | 第64-65页 |
| 3． 386 EXCPU系统框图 | 第65-66页 |
| 第五章 总结与展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69页 |