动态VLIW体系结构关键技术研究与实现
图索引 | 第1-9页 |
表索引 | 第9-10页 |
摘要 | 第10-12页 |
Abstract | 第12-14页 |
第1章 绪论 | 第14-25页 |
§1.1 提高微处理器性能的基本因素 | 第14-16页 |
§1.2 研究背景 | 第16-22页 |
·指令级并行 | 第16-18页 |
·当前体系结构的技术水平 | 第18-20页 |
·当前ILP体系结构的发展趋势 | 第20-21页 |
·处理器/存储器性能瓶颈 | 第21-22页 |
§1.3 本文的工作 | 第22-23页 |
§1.4 本文的结构 | 第23-25页 |
第2章 动态VLIW体系结构 | 第25-34页 |
§2.1 ILP开发技术 | 第25-27页 |
§2.2 ILP体系结构 | 第27-32页 |
·VLIW/EPIC结构 | 第27-30页 |
·动态编译结构 | 第30-31页 |
·动态VLIW结构 | 第31-32页 |
§2.3 动态VLIW模型 | 第32-33页 |
§2.4 小结 | 第33-34页 |
第3章 VLIW动态指令调度 | 第34-46页 |
§3.1 VLIW动态调度研究简介 | 第34-36页 |
§3.2 VLIW指令动态调度模型 | 第36-43页 |
·DL模型 | 第37-39页 |
·改进方案 | 第39-40页 |
·DLV模型 | 第40-41页 |
·前瞻指令调度 | 第41-42页 |
·精确异常处理 | 第42-43页 |
§3.3 DLV性能评估 | 第43-45页 |
§3.4 小结 | 第45-46页 |
第4章 存储器访问优化 | 第46-57页 |
§4.1 指令预取简介 | 第46-47页 |
§4.2 基于控制流的指令预取 | 第47-52页 |
·非顺序预取 | 第48-50页 |
·预取指令生成 | 第50-51页 |
·实验结果及分析 | 第51-52页 |
§4.3 load前瞻 | 第52-55页 |
·需要解决的关键问题 | 第53-54页 |
·DLV模型中的load前瞻 | 第54-55页 |
§4.4 小结 | 第55-57页 |
第5章 基于路径信息的谓词关系分析 | 第57-71页 |
§5.1 谓词执行技术 | 第57-59页 |
§5.2 谓词执行体系结构 | 第59-61页 |
§5.3 谓词分析技术简介 | 第61-62页 |
§5.4 基于路径信息的谓词表示 | 第62-66页 |
·基本定义 | 第62-64页 |
·域编码的性质 | 第64-66页 |
§5.5 谓词分析 | 第66-68页 |
·局部谓词分析 | 第66页 |
·谓词关系查询接口 | 第66-67页 |
·全局谓词关系分析 | 第67-68页 |
§5.6 模拟结果 | 第68-69页 |
·复杂度分析 | 第68页 |
·模拟测试结果 | 第68-69页 |
§5.7 小结 | 第69-71页 |
第6章 扩展超块及其编译优化 | 第71-86页 |
§6.1 基本块合并技术 | 第71-74页 |
§6.2 扩展超块 | 第74-79页 |
·改进的体系结构支持 | 第74-77页 |
·EHB的构造 | 第77-79页 |
§6.3 EHB优化 | 第79-84页 |
·减少无效指令 | 第79-82页 |
·谓词指令前瞻执行 | 第82-83页 |
·EHB性能分析 | 第83-84页 |
§6.4 小结 | 第84-86页 |
第7章 原型系统指令集设计 | 第86-91页 |
§7.1 寻址方式 | 第86-87页 |
§7.2 指令格式 | 第87-88页 |
§7.3 指令编码 | 第88-90页 |
§7.4 小结 | 第90-91页 |
第8章 原型系统体系结构设计与实现 | 第91-104页 |
§8.1 原型系统体系结构设计 | 第91-92页 |
§8.2 流水线核 | 第92-94页 |
·指令处理通路和数据通路 | 第92-93页 |
·流水线划分 | 第93-94页 |
§8.3 存储子系统 | 第94-100页 |
·Cache设计参数 | 第95-96页 |
·存控的实现 | 第96-97页 |
·CPU_Coupler | 第97-100页 |
§8.4 中断处理 | 第100-101页 |
§8.5 硬件仿真平台 | 第101-103页 |
§8.6 小结 | 第103-104页 |
第9章 结束语 | 第104-107页 |
§9.1 所作的工作与创新 | 第104-105页 |
§9.2 未来的研究方向 | 第105-107页 |
致谢 | 第107-108页 |
参考文献 | 第108-116页 |
攻读博士学位期间发表的论文 | 第116页 |