| 目录 | 第1-5页 |
| 图索引 | 第5-7页 |
| 表索引 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| §1.1 课题背景 | 第10页 |
| §1.2 系统基本原理 | 第10-13页 |
| §1.3 本文主要工作及内容安排 | 第13-14页 |
| 第二章 扩频及伪码同步的基本理论 | 第14-27页 |
| §2.1 伪随机序列 | 第14-19页 |
| §2.2 扩频原理 | 第19-22页 |
| §2.3 直接序列扩频的同步 | 第22-27页 |
| 第三章 直接序列扩频同步设计及性能分析 | 第27-49页 |
| §3.1 单积分顺序搜索捕获的检测概率与虚警概率 | 第27-31页 |
| §3.2 扩频序列捕获的自适应门限 | 第31-35页 |
| §3.3 基带延迟锁定环跟踪性能 | 第35-38页 |
| §3.4 环路关键参数选取 | 第38-41页 |
| §3.5 FIR滤波器设计 | 第41-43页 |
| §3.6 本地伪随机序列产生器设计 | 第43-46页 |
| §3.7 同步系统综合设计仿真结果 | 第46-49页 |
| 第四章 参考信号的提取 | 第49-53页 |
| §4.1 参考信号提取的原理 | 第49-51页 |
| §4.2 参考信号提取环路的设计 | 第51-53页 |
| 第五章 FPGA实现 | 第53-67页 |
| §5.1 FPGA及开发流程、开发工具简介 | 第53-57页 |
| §5.2 Virtex_Ⅱ系列器件的配置及芯片简介 | 第57-60页 |
| §5.3 电路总体及关键模块设计 | 第60-67页 |
| 第六章 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间发表的论文 | 第71页 |