基于令牌加固的自恢复容错控制器设计研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-13页 |
| 第一章 绪论 | 第13-18页 |
| ·概述 | 第13-15页 |
| ·研究背景和意义 | 第13页 |
| ·容错控制器研究现状 | 第13-14页 |
| ·内建自测试技术研究现状 | 第14-15页 |
| ·研究内容、拟解决的关键问题及创新之处 | 第15-17页 |
| ·研究内容 | 第15-16页 |
| ·拟解决的关键问题 | 第16页 |
| ·本论文的创新之处 | 第16-17页 |
| ·论文结构安排 | 第17-18页 |
| 第二章 Bypass Pipeline自恢复结构 | 第18-23页 |
| ·有限状态机 | 第18页 |
| ·瞬态故障、软错误、SEU与SET | 第18-19页 |
| ·检查点、卷回操作与自恢复机制 | 第19-20页 |
| ·简单的自恢复结构 | 第20-21页 |
| ·Bypass Pipeline自恢复结构 | 第21页 |
| ·Bypass Pipeline结构的运行过程 | 第21-23页 |
| 第三章 Hardening Token自恢复结构 | 第23-34页 |
| ·状态机拆分的原则 | 第23页 |
| ·Chaitin's染色算法及其改进 | 第23-27页 |
| ·Chaitin's染色算法 | 第23-25页 |
| ·Chaitin's算法的改进 | 第25-26页 |
| ·染色算法与状态机拆分的关系 | 第26-27页 |
| ·TMR与DMR容错结构 | 第27-29页 |
| ·TMR容错结构 | 第27-28页 |
| ·DMR容错结构 | 第28-29页 |
| ·BP结构的缺点 | 第29-30页 |
| ·Hardening Token自恢复结构 | 第30-34页 |
| ·子状态机部分 | 第30-31页 |
| ·检错逻辑部分(checker) | 第31页 |
| ·令牌控制逻辑部分(token) | 第31-32页 |
| ·容错性能分析 | 第32-33页 |
| ·NC-Verilog仿真结果 | 第33-34页 |
| 第四章 综合与仿真概述 | 第34-44页 |
| ·综合概述 | 第34-36页 |
| ·综合与综合器 | 第34-35页 |
| ·综合的层次 | 第35页 |
| ·综合的步骤 | 第35-36页 |
| ·综合工具Design Compiler简介 | 第36-39页 |
| ·Design Compiler的功能 | 第36页 |
| ·设计类型、输入及输出格式 | 第36页 |
| ·用户界面 | 第36-37页 |
| ·运用DC的设计步骤 | 第37-38页 |
| ·运行及退出Design Compiler | 第38页 |
| ·synopsys_dc.setup文件 | 第38页 |
| ·Design Compiler常用命令 | 第38-39页 |
| ·仿真概述 | 第39页 |
| ·仿真工具NC-Verilog简介 | 第39-41页 |
| ·HSPICE仿真简介 | 第41-44页 |
| ·Hspice输入文件的语句和格式 | 第41-43页 |
| ·Hspice仿真示例 | 第43-44页 |
| 第五章 实验方案与结果分析 | 第44-49页 |
| ·实验方案及结果 | 第44-48页 |
| ·C++编程 | 第44-46页 |
| ·NC-Verilog仿真 | 第46页 |
| ·HSPICE仿真 | 第46-47页 |
| ·DC综合 | 第47-48页 |
| ·结论 | 第48-49页 |
| 第六章 结束语 | 第49-51页 |
| ·总结 | 第49页 |
| ·展望 | 第49-51页 |
| 参考文献 | 第51-55页 |
| 攻读硕士学位期间发表的论文 | 第55页 |
