| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 引言 | 第9-12页 |
| ·介绍 | 第9-10页 |
| ·论文结构 | 第10-12页 |
| 第二章 软件基本构架 | 第12-16页 |
| ·系统描述 | 第12-13页 |
| ·平台，语言和工具 | 第13-15页 |
| ·自动测试 | 第15-16页 |
| 第三章 C程序前端编译和RTL描述 | 第16-24页 |
| ·RTLCODE | 第16-17页 |
| ·符号表(Symbol Table) | 第17-18页 |
| ·用基本块描述控制流 | 第18-19页 |
| ·词法分析和语法分析 | 第19-22页 |
| ·设计抽象语法树 | 第22页 |
| ·类型及类型的传递 | 第22-24页 |
| 第四章 SSA和寄存器分配 | 第24-33页 |
| ·SSA | 第24-25页 |
| ·数据流和寄存器分配 | 第25页 |
| ·基于堆栈的简易寄存器分配法 | 第25-27页 |
| ·传统的基于着色图的最小寄存器分配方法 | 第27-28页 |
| ·函数调用约定和参数传递 | 第28-29页 |
| ·变量存储空间分配 | 第29-33页 |
| 第五章 C语言RTL至可综合Verilog RTL的转化过程 | 第33-37页 |
| ·可综合性 | 第33-34页 |
| ·转化规则 | 第34-37页 |
| 第六章 一个完整的小例子 | 第37-44页 |
| ·C程序(计算斐波那契数) | 第37-38页 |
| ·经过编译器前端后产生的RTLCODE | 第38-39页 |
| ·转化成SSA形式的RTLCODE | 第39页 |
| ·寄存器分配完成之后的RTLCODE | 第39-40页 |
| ·可综合的Verilog RTL代码 | 第40-42页 |
| ·运行结果 | 第42-44页 |
| 第七章 总结 | 第44-46页 |
| 参考文献 | 第46-47页 |
| 致谢 | 第47-48页 |