| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究背景 | 第11-12页 |
| 1.2 课题来源及研究意义 | 第12-13页 |
| 1.3 国内外的研究现状 | 第13-16页 |
| 1.3.1 国外的研究现状 | 第14-15页 |
| 1.3.2 国内的研究现状 | 第15-16页 |
| 1.4 本文主要研究内容 | 第16-17页 |
| 第2章 系统设计的技术基础和实现方案 | 第17-33页 |
| 2.1 RFID系统的简介 | 第17-19页 |
| 2.1.1 RFID系统的构成 | 第17-18页 |
| 2.1.2 RFID工作原理 | 第18-19页 |
| 2.2 UHF RED系统的通信协议 | 第19-28页 |
| 2.2.1 EPC Gen 2协议的概述 | 第19页 |
| 2.2.2 EPC Gen2协议的分析 | 第19-26页 |
| 2.2.3 防冲突机制 | 第26-27页 |
| 2.2.4 EPC Gen2和ISO 18000 6A/B的比较 | 第27-28页 |
| 2.3 系统整体方案设计 | 第28-31页 |
| 2.3.1 系统的整体结构 | 第28页 |
| 2.3.2 射频读卡器部分 | 第28-31页 |
| 2.3.3 射频标签部分 | 第31页 |
| 2.3.4 计算机显示部分 | 第31页 |
| 2.4 本章小结 | 第31-33页 |
| 第3章 系统的硬件设计 | 第33-51页 |
| 3.1 系统硬件的整个结构 | 第33页 |
| 3.2 射频读卡器的硬件设计 | 第33-49页 |
| 3.2.1 控制模块的硬件设计 | 第34-38页 |
| 3.2.2 射频模块的硬件设计 | 第38-46页 |
| 3.2.3 天线的设计 | 第46-47页 |
| 3.2.4 标签的设计 | 第47-49页 |
| 3.3 本章小结 | 第49-51页 |
| 第4章 系统的软件设计 | 第51-67页 |
| 4.1 系统软件设计的结构图 | 第51-52页 |
| 4.2 下位机读卡器程序设计 | 第52-62页 |
| 4.2.1 读卡器系统的初始化 | 第52-55页 |
| 4.2.2 读卡器的主程序 | 第55页 |
| 4.2.3 读卡器标准协议程序 | 第55-60页 |
| 4.2.4 读卡器射频模块与控制模块通信 | 第60-62页 |
| 4.3 上位机与下位机通信部分 | 第62-64页 |
| 4.3.1 数据通信的协议 | 第62-63页 |
| 4.3.2 数据的传输程序设计 | 第63-64页 |
| 4.4 上位机的程序设计 | 第64页 |
| 4.5 本章小结 | 第64-67页 |
| 第5章 系统仿真研究 | 第67-77页 |
| 5.1 读卡器高频电路仿真 | 第67-70页 |
| 5.1.1 发射电路的仿真 | 第67-69页 |
| 5.1.2 接收电路的仿真 | 第69-70页 |
| 5.2 读卡器防碰撞协议的仿真 | 第70-76页 |
| 5.2.1 纯ALOHA算法 | 第71-73页 |
| 5.2.2 基于时隙的ALOHA算法 | 第73-74页 |
| 5.2.3 纯ALOHA和时隙ALOHA算法的比较 | 第74-75页 |
| 5.2.4 自适应信息帧时隙设置 | 第75-76页 |
| 5.3 本章小结 | 第76-77页 |
| 第6章 总结与展望 | 第77-79页 |
| 6.1 本文工作的总结 | 第77-78页 |
| 6.2 问题和展望 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83页 |