| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 多核技术的提出与发展 | 第15-16页 |
| 1.2 协处理器的提出与研究现状 | 第16-18页 |
| 1.2.1 协处理器的提出 | 第16页 |
| 1.2.2 协处理器国内外研究现状 | 第16-18页 |
| 1.3 论文设计思想 | 第18-19页 |
| 1.4 课题来源 | 第19页 |
| 1.5 论文结构 | 第19-20页 |
| 第二章 协处理器优化目标及方法 | 第20-32页 |
| 2.1 多核系统以及原协处理器架构 | 第20-24页 |
| 2.1.1 异构多核SoC系统简介 | 第20-22页 |
| 2.1.2 原协处理器结构简介 | 第22-24页 |
| 2.2 协处理器优化目标 | 第24-25页 |
| 2.3 指令并行与指令流水线相关 | 第25-27页 |
| 2.4 通过多发射的方法开发指令级并行 | 第27-31页 |
| 2.4.1 静态指令调度方法 | 第28页 |
| 2.4.2 动态指令调度方法 | 第28-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 协处理器设计方案 | 第32-43页 |
| 3.1 协处理器结构 | 第32-34页 |
| 3.1.1 Microblaze主控制器 | 第32-33页 |
| 3.1.2 硬件加速单元 | 第33页 |
| 3.1.3 Microblaze与硬件加速单元的FSL连接 | 第33-34页 |
| 3.2 协处理器软件指令设计 | 第34-35页 |
| 3.2.1 协处理器指令编码格式 | 第35页 |
| 3.3 指令动态调度和寄存器重命名结构选择 | 第35-41页 |
| 3.3.1 集中式的冲突检测机制 | 第36-37页 |
| 3.3.2 指令缓存的大小 | 第37页 |
| 3.3.3 冲突检测和指令执行控制相互独立工作 | 第37-38页 |
| 3.3.4 寄存器映射表的结构 | 第38-39页 |
| 3.3.5 重命名缓存的设计 | 第39-41页 |
| 3.4 硬件加速单元指令执行流程 | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 协处理器RTL级设计 | 第43-56页 |
| 4.1 协处理器整体结构 | 第43-44页 |
| 4.1.1 硬件加速单元结构 | 第43-44页 |
| 4.2 硬件加速单元各模块的设计 | 第44-53页 |
| 4.2.1 接口模块 | 第44页 |
| 4.2.2 指令缓存模块 | 第44-45页 |
| 4.2.3 冲突检测模块 | 第45-47页 |
| 4.2.4 冲突记录表模块 | 第47页 |
| 4.2.5 重命名控制模块 | 第47-50页 |
| 4.2.6 重命名记录模块 | 第50页 |
| 4.2.7 发射控制模块 | 第50-51页 |
| 4.2.8 指令执行队列 | 第51-52页 |
| 4.2.9 地址生成模块 | 第52页 |
| 4.2.10 地址变换模块 | 第52页 |
| 4.2.11 存储单元 | 第52-53页 |
| 4.2.12 浮点运算执行部分 | 第53页 |
| 4.3 硬件工作流程 | 第53-55页 |
| 4.3.1 无相关指令的乱序发射 | 第54页 |
| 4.3.2 指令的重命名发射 | 第54-55页 |
| 4.3.3 重命名发射指令后,后继指令的发射 | 第55页 |
| 4.4 本章小结 | 第55-56页 |
| 第五章 协处理器的验证及性能分析 | 第56-70页 |
| 5.1 测试平台 | 第56页 |
| 5.2 验证方案 | 第56页 |
| 5.3 各个模块功能测试 | 第56-63页 |
| 5.3.1 指令缓存模块 | 第56-58页 |
| 5.3.2 冲突检测模块 | 第58-60页 |
| 5.3.3 冲突记录表模块 | 第60-62页 |
| 5.3.4 重命名控制模块 | 第62页 |
| 5.3.5 重命名记录模块 | 第62页 |
| 5.3.6 发射控制模块 | 第62-63页 |
| 5.4 指令动态调度和寄存器重命名功能测试 | 第63-66页 |
| 5.4.1 无相关指令的乱序发射 | 第64页 |
| 5.4.2 指令的重命名发射以及写回 | 第64-65页 |
| 5.4.3 重命名发射指令后,后继指令的发射 | 第65-66页 |
| 5.5 与原协处理器性能对比 | 第66-69页 |
| 5.5.1 计算结果分析 | 第67-68页 |
| 5.5.2 系统性能分析 | 第68-69页 |
| 5.6 协处理器FPGA实现 | 第69页 |
| 5.7 本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-71页 |
| 6.1 论文的主要工作和创新点 | 第70页 |
| 6.2 后续研究展望 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第73页 |