| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第9-13页 |
| 1.1 OFDM/OQAM 系统发展的背景 | 第9页 |
| 1.2 OFDM/OQAM 关键技术的发展现状 | 第9-11页 |
| 1.2.1 OFDM/OQAM 调制技术 | 第9-10页 |
| 1.2.2 OFDM/OQAM 系统中的信道估计技术 | 第10-11页 |
| 1.2.3 OFDM/OQAM 系统中的信道编码技术 | 第11页 |
| 1.3 本文主要工作 | 第11-13页 |
| 2 OFDM/OQAM 系统的基本原理 | 第13-23页 |
| 2.1 CP-OFDM 系统基本原理研究 | 第13-15页 |
| 2.1.1 CP-OFDM 的正交性和数学模型 | 第13页 |
| 2.1.2 CP-OFDM 的保护间隔和循环前缀 | 第13-14页 |
| 2.1.3 CP-OFDM 系统实现方案 | 第14-15页 |
| 2.2 OFDM/OQAM 系统基本原理研究 | 第15-20页 |
| 2.2.1 OFDM/OQAM 系统基本理论 | 第15-17页 |
| 2.2.2 OFDM/OQAM 的快速实现方法 | 第17-19页 |
| 2.2.3 OFDM/OQAM 的成型滤波器研究 | 第19-20页 |
| 2.3 OFDM/OQAM 系统与 CP-OFDM 系统比较 | 第20-22页 |
| 2.3.1 误码率性能的比较 | 第20-21页 |
| 2.3.2 关键技术方面的比较 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 3 基于训练序列的信道估计技术研究 | 第23-43页 |
| 3.1 无线通信中的信道 | 第23-24页 |
| 3.1.1 无线信道的衰落 | 第23页 |
| 3.1.2 无线信道中的多径效应 | 第23-24页 |
| 3.2 传统信道估计技术 | 第24-30页 |
| 3.2.1 OFDM/OQAM 信道估计技术的基本原理 | 第25-26页 |
| 3.2.2 基于干扰消除的信道估计算法 | 第26-27页 |
| 3.2.3 基于成对训练序列的信道估计方法 | 第27-30页 |
| 3.3 压缩感知理论 | 第30-32页 |
| 3.3.1 可压缩信号的信息表示 | 第30-31页 |
| 3.3.2 原始信号的重构算法 | 第31-32页 |
| 3.4 基于 CS 的信道估计技术 | 第32-35页 |
| 3.4.1 基于 CS 的稀疏信道估计基本模型 | 第32-33页 |
| 3.4.2 训练序列图案设计 | 第33-34页 |
| 3.4.3 基于稀疏度已知的 OMP 重构算法 | 第34-35页 |
| 3.5 信道估计仿真与性能分析 | 第35-40页 |
| 3.5.1 仿真环境 | 第35页 |
| 3.5.2 仿真结果 | 第35-40页 |
| 3.6 本章小结 | 第40-43页 |
| 4 OFDM/OQAM 系统的信道盲估计技术研究 | 第43-55页 |
| 4.1 OFDM/OQAM 循环平稳特性 | 第43-45页 |
| 4.1.1 无线信号的循环平稳特性 | 第43-44页 |
| 4.1.2 OFDM/OQAM 循环平稳特性 | 第44-45页 |
| 4.2 基于循环谱的信道估计技术 | 第45-49页 |
| 4.2.1 基于双循环谱分量的信道盲估计 | 第45-47页 |
| 4.2.2 基于单循环谱分量的信道盲估计 | 第47-48页 |
| 4.2.3 两种算法的复杂度比较 | 第48-49页 |
| 4.3 信道盲估计的仿真与性能分析 | 第49-53页 |
| 4.3.1 仿真条件 | 第49页 |
| 4.3.2 仿真结果分析 | 第49-53页 |
| 4.4 本章小结 | 第53-55页 |
| 5 OFDM/OQAM 系统的 LDPC 编译码技术研究与实现 | 第55-83页 |
| 5.1 LDPC 编码技术 | 第55-57页 |
| 5.1.1 LDPC 码的基本原理 | 第55-56页 |
| 5.1.2 IEEE802.16 e 标准中的 LDPC | 第56-57页 |
| 5.2 LDPC 码编码算法研究 | 第57-60页 |
| 5.2.1 常用编码算法介绍 | 第57-58页 |
| 5.2.2 LU 编码 | 第58-59页 |
| 5.2.3 快速迭代编码 | 第59页 |
| 5.2.4 基于生成矩阵的编码方法 | 第59-60页 |
| 5.3 LDPC 码译码算法研究 | 第60-62页 |
| 5.3.1 常用译码算法介绍 | 第60-61页 |
| 5.3.2 BP 译码算法 | 第61页 |
| 5.3.3 BF 译码算法 | 第61-62页 |
| 5.4 LDPC 码编码硬件实现 | 第62-67页 |
| 5.4.1 编码整体结构 | 第62-63页 |
| 5.4.2 生成矩阵模块 | 第63-64页 |
| 5.4.3 校验比特生成模块 | 第64-66页 |
| 5.4.4 编码输出模块 | 第66-67页 |
| 5.5 LDPC 码译码硬件实现 | 第67-75页 |
| 5.5.1 LDPC 译码整体模块 | 第67-68页 |
| 5.5.2 全局控制状态机模块 | 第68页 |
| 5.5.3 输入数据缓存模块 | 第68-69页 |
| 5.5.4 变量节点处理模块 | 第69-72页 |
| 5.5.5 中间信息存储单元 | 第72页 |
| 5.5.6 校验节点处理单元 | 第72-75页 |
| 5.5.7 输出数据缓存 | 第75页 |
| 5.6 LDPC 编译码模块的测试 | 第75-82页 |
| 5.6.1 编码模块测试 | 第76-79页 |
| 5.6.2 译码模块测试 | 第79-82页 |
| 5.7 本章小结 | 第82-83页 |
| 6 总结与展望 | 第83-87页 |
| 6.1 论文总结 | 第83-84页 |
| 6.2 后续研究工作展望 | 第84-87页 |
| 致谢 | 第87-89页 |
| 参考文献 | 第89-95页 |
| 附录 | 第95页 |
| A. 作者在攻读学位期间发表的论文及专利目录 | 第95页 |
| B. 作者在攻读学位期间取得的科研成果目录 | 第95页 |
