基于编译器辅助的GPGPU缓存一致性研究
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题研究背景及意义 | 第11-13页 |
| 1.2 本文的主要工作 | 第13-14页 |
| 1.3 本文的章节安排 | 第14-15页 |
| 第二章 相关背景及研究现状 | 第15-23页 |
| 2.1 研究背景 | 第15-20页 |
| 2.1.1 GPU体系结构概述 | 第15页 |
| 2.1.2 GPU存储层次 | 第15-17页 |
| 2.1.3 GPU缓存运算符 | 第17-18页 |
| 2.1.4 GPU缓存一致性 | 第18-20页 |
| 2.2 缓存一致性的研究现状 | 第20-22页 |
| 2.2.1 基于监听的一致性协议 | 第20页 |
| 2.2.2 基于目录的一致性协议 | 第20-21页 |
| 2.2.3 基于时间的一致性协议 | 第21页 |
| 2.2.4 软件缓存一致性的研究 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第三章 GPU缓存一致性与性能的影响 | 第23-29页 |
| 3.1 GPU性能与片上缓存的关系 | 第23-24页 |
| 3.2 程序静态分析 | 第24-29页 |
| 第四章 选择性缓存分析框架 | 第29-43页 |
| 4.1 框架总览 | 第29-30页 |
| 4.2 CUDA程序编译过程 | 第30-31页 |
| 4.3 GPU并发的CTA | 第31-32页 |
| 4.4 固有一致性的内存块 | 第32-33页 |
| 4.5 静态地址分析 | 第33-38页 |
| 4.5.1 内存块地址分析 | 第33-36页 |
| 4.5.2 实例验证 | 第36-38页 |
| 4.6 选择性缓存算法过程 | 第38-41页 |
| 4.7 本章小结 | 第41-43页 |
| 第五章 实验环境以及结果分析 | 第43-49页 |
| 5.1 实验环境配置 | 第43页 |
| 5.2 工作集 | 第43-45页 |
| 5.3 实验结果及分析 | 第45-47页 |
| 5.3.1 性能分析 | 第45-47页 |
| 5.3.2 访问事务分析 | 第47页 |
| 5.4 本章小结 | 第47-49页 |
| 第六章 总结与展望 | 第49-51页 |
| 6.1 工作总结 | 第49-50页 |
| 6.2 工作展望 | 第50-51页 |
| 参考文献 | 第51-56页 |
| 致谢 | 第56-57页 |
| 攻读学位期间发表的主要学术论文 | 第57-58页 |
| 攻读学位期间参与科研项目及获奖情况 | 第58-59页 |
| 学位论文评阅及答辩情况表 | 第59页 |
