目录 | 第3-5页 |
图目录 | 第5-6页 |
表目录 | 第6-7页 |
摘要 | 第7-8页 |
Abstract | 第8-9页 |
第1章 绪论 | 第10-13页 |
1.1 研究背景 | 第10页 |
1.2 研究的目的与意义 | 第10-11页 |
1.3 主要研究内容及章节安排 | 第11-13页 |
1.3.1 国内外研究概况 | 第11页 |
1.3.2 本文主要工作 | 第11-12页 |
1.3.3 论文结构 | 第12-13页 |
第2章 可重构技术简介 | 第13-17页 |
2.1 可重构计算的概念 | 第13页 |
2.2 可重构计算系统的主要特征 | 第13-14页 |
2.3 可重构系统的分类 | 第14-16页 |
2.3.1 系统耦合方式 | 第14-15页 |
2.3.2 可重构单元粒度 | 第15页 |
2.3.3 系统重构方式 | 第15-16页 |
2.4 本章小结 | 第16-17页 |
第3章 流接口的设计与实现 | 第17-46页 |
3.1 基于FPGA的嵌入式系统设计 | 第17-21页 |
3.1.1 基于FPGA的嵌入式系统硬件设计 | 第19-20页 |
3.1.1.1 基于XUP Virtex-5的硬件架构 | 第19页 |
3.1.1.2 基于MicroBlaze的嵌入式微处理器 | 第19-20页 |
3.1.2 基于FPGA的嵌入式系统软件开发 | 第20-21页 |
3.1.2.1 嵌入式系统软件开发概述 | 第20-21页 |
3.1.2.2 基于SDK的嵌入式系统软件开发 | 第21页 |
3.2 基于FPGA的流接口设计 | 第21-44页 |
3.2.1 基于总线的流接口 | 第22-30页 |
3.2.1.1 PLB总线 | 第22-23页 |
3.2.1.2 基于PLB总线的IP开发流程 | 第23-24页 |
3.2.1.3 基于PLB总线的流接口的硬件设计 | 第24-29页 |
3.2.1.4 基于PLB总线的流接口的软件设计 | 第29-30页 |
3.2.2 基于LocalLink和DMA的流接口 | 第30-44页 |
3.2.2.1 LocalLink协议 | 第31-32页 |
3.2.2.2 基于LocalLink的流接口 | 第32-39页 |
3.2.2.3 基于LocalLink的流接口的软件设计 | 第39-41页 |
3.2.2.4 MPMC的基本介绍 | 第41-42页 |
3.2.2.5 基于SDMA的流接口 | 第42-44页 |
3.3 本章小结 | 第44-46页 |
第4章 可重构IP的设计与开发 | 第46-55页 |
4.1 动态部分重构技术 | 第46-47页 |
4.2 动态部分重构设计方法 | 第47-48页 |
4.2.1 基于模块的设计 | 第47-48页 |
4.2.2 基于差异的设计 | 第48页 |
4.2.3 基于比特流的设计 | 第48页 |
4.2.4 基于EAPR的设计 | 第48页 |
4.2.5 基于PR的设计 | 第48页 |
4.3 动态部分重构设计专业术语 | 第48-49页 |
4.4 动态部分重构开发流程 | 第49-50页 |
4.5 重构模块的开发 | 第50-53页 |
4.5.1 DES加/解密 | 第50-51页 |
4.5.2 AES加/解密 | 第51-53页 |
4.5.3 DCT | 第53页 |
4.6 本章小结 | 第53-55页 |
第5章 支持可重构的流接口系统的设计与实现 | 第55-63页 |
5.1 支持可重构的流接口系统的设计 | 第55-56页 |
5.2 支持互连重构的交叉开关 | 第56页 |
5.3 实验结果 | 第56-60页 |
5.3.1 基本模式 | 第57-58页 |
5.3.2 流水线模式 | 第58-59页 |
5.3.3 数据并行模式 | 第59-60页 |
5.4 实验总结 | 第60-62页 |
5.4.1 基本模式 | 第60-61页 |
5.4.2 流水线模式 | 第61-62页 |
5.4.3 数据并行模式 | 第62页 |
5.5 本章小结 | 第62-63页 |
第6章 总结与展望 | 第63-65页 |
6.1 工作总结 | 第63-64页 |
6.2 工作展望 | 第64-65页 |
参考文献 | 第65-68页 |
致谢 | 第68-69页 |
攻读硕士学位期间的科研工作 | 第69-70页 |