| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 本文主要工作和贡献 | 第9-10页 |
| 1.3 本文组织结构 | 第10-11页 |
| 第二章 国内外研究现状 | 第11-16页 |
| 2.1 传统裁剪算法和嵌入式GPU裁剪单元研究现状 | 第11-14页 |
| 2.1.1 Cohen-Sutherland裁剪算法 | 第11-12页 |
| 2.1.2 Liang-Barsky裁剪算法 | 第12-13页 |
| 2.1.3 Sutherland-Hodgeman裁剪算法 | 第13-14页 |
| 2.1.4 嵌入式GPU裁剪单元研究现状 | 第14页 |
| 2.2 仿真平台的研究现状 | 第14-16页 |
| 第三章 嵌入式GPU高剔除率的裁剪算法设计 | 第16-29页 |
| 3.1 裁剪算法 | 第16页 |
| 3.2 预裁剪算法 | 第16-27页 |
| 3.2.1 编码方法 | 第17-20页 |
| 3.2.2 斜率判定方法 | 第20-27页 |
| 3.3 裁剪求交算法 | 第27-28页 |
| 3.4 总结 | 第28-29页 |
| 第四章 嵌入式GPU高剔除率裁剪单元硬件设计 | 第29-34页 |
| 4.1 寄存器组和编码单元 | 第29-30页 |
| 4.2 共用运算单元 | 第30页 |
| 4.3 预裁剪单元 | 第30-32页 |
| 4.4 SH裁剪单元 | 第32页 |
| 4.5 硬件实现结果 | 第32-33页 |
| 4.6 本章总结 | 第33-34页 |
| 第五章 嵌入式GPU仿真平台研究 | 第34-49页 |
| 5.1 SoC混合仿真平台 | 第34-37页 |
| 5.1.1 QEMU指令集仿真器 | 第34-35页 |
| 5.1.2 SystemC事务级仿真模型 | 第35-36页 |
| 5.1.3 QEMU-SystemC Wrapper | 第36-37页 |
| 5.1.4 SoC混合仿真平台架构 | 第37页 |
| 5.2 嵌入式GPU体系结构建模 | 第37-46页 |
| 5.2.1 嵌入式GPU微结构 | 第37-38页 |
| 5.2.2 统一着色器构建 | 第38-40页 |
| 5.2.3 顶点拾取单元 | 第40-41页 |
| 5.2.4 数据缓冲区 | 第41-42页 |
| 5.2.5 光栅单元 | 第42-46页 |
| 5.2.6 其他模块 | 第46页 |
| 5.3 嵌入式GPU仿真平台软-硬件协同仿真 | 第46-47页 |
| 5.4 总结 | 第47-49页 |
| 第六章 总结与展望 | 第49-51页 |
| 6.1 总结 | 第49页 |
| 6.2 展望 | 第49-51页 |
| 参考文献 | 第51-54页 |
| 发表论文和参加科研情况说明 | 第54-55页 |
| 致谢 | 第55页 |
