| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第10-15页 |
| 1.1 选题依据及研究现状 | 第10-13页 |
| 1.1.1 选题依据及研究意义 | 第10-11页 |
| 1.1.2 国内外研究现状 | 第11-13页 |
| 1.2 论文主要内容 | 第13页 |
| 1.3 论文主要章节安排 | 第13-15页 |
| 第2章 总体方案设计 | 第15-17页 |
| 第3章 核信号采集硬件电路设计 | 第17-28页 |
| 3.1 电源电路设计 | 第17-19页 |
| 3.2 放大器电路 | 第19页 |
| 3.3 高速ADC电路设计 | 第19-22页 |
| 3.3.1 单端转差分电路 | 第20-21页 |
| 3.3.2 ADC电路设计 | 第21-22页 |
| 3.4 FPGA及相关配置电路设计 | 第22-25页 |
| 3.4.1 FPGA芯片选型 | 第23页 |
| 3.4.2 FPGA配置电路 | 第23-24页 |
| 3.4.3 其它外围电路 | 第24-25页 |
| 3.5 USB接口电路 | 第25-27页 |
| 本章小结 | 第27-28页 |
| 第4章 核信号处理FPGA片内算法设计 | 第28-53页 |
| 4.1 SYSTEM GENERATOR模型仿真工具 | 第28-29页 |
| 4.2 ADC控制单元设计 | 第29-31页 |
| 4.3 二级S-K高斯成形算法设计 | 第31-39页 |
| 4.3.1 S-K高斯成形滤波器数学模型 | 第31-33页 |
| 4.3.2 S-K高斯成形滤波器滤波参数分析 | 第33-34页 |
| 4.3.3 二级S-K高斯成形滤波器滤波参数设计 | 第34-36页 |
| 4.3.4 二级S-K高斯成形滤波器建模及仿真 | 第36-38页 |
| 4.3.5 二级S-K高斯成形算法RTL级实现 | 第38-39页 |
| 4.4 梯形（三角）成形算法设计 | 第39-43页 |
| 4.4.1 梯形（三角）成形滤波器数学模型 | 第39-41页 |
| 4.4.2 梯形（三角）成形滤波器级模块化设计 | 第41页 |
| 4.4.3 梯形（三角）成形滤波器建模及仿真 | 第41-43页 |
| 4.5 CIC数字滤波器算法设计 | 第43-46页 |
| 4.5.1 MA滤波器 | 第43-44页 |
| 4.5.2 CIC滤波器建模及仿真 | 第44-45页 |
| 4.5.3 CIC数字滤波算法RTL级实现 | 第45-46页 |
| 4.6 脉冲幅度分析算法设计 | 第46-49页 |
| 4.7 USB数据传输单元设计 | 第49-50页 |
| 4.8 时钟配置单元设计 | 第50-51页 |
| 本章小结 | 第51-53页 |
| 第5章 基于BP神经网络的能谱分析 | 第53-60页 |
| 5.1 BP神经网络 | 第53-54页 |
| 5.2 基于BP神经网络的能谱数据拟合 | 第54-57页 |
| 5.2.1 特征参数选取 | 第54-55页 |
| 5.2.2 网络训练及测试结果 | 第55-57页 |
| 5.3 基于BP神经网络的元素判别 | 第57-59页 |
| 5.3.1 数据预处理 | 第57-58页 |
| 5.3.2 测试结果 | 第58-59页 |
| 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-67页 |
| 攻读学位期间取得学术成果 | 第67页 |