多通道高精度符合计数器的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景与研究意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 量子通信的发展现状 | 第11页 |
| 1.2.2 符合计数器的研究现状 | 第11-13页 |
| 1.3 课题主要工作与技术指标 | 第13-14页 |
| 1.4 论文主要内容与章节安排 | 第14-15页 |
| 第二章 系统整体分析 | 第15-23页 |
| 2.1 符合计数器概述 | 第15-17页 |
| 2.2 单光子探测器 | 第17-18页 |
| 2.2.1 倍增管探测器 | 第17页 |
| 2.2.2 雪崩单光子探测器 | 第17-18页 |
| 2.2.3 噪声分析 | 第18页 |
| 2.3 符合测量的方案比较 | 第18-22页 |
| 2.3.1 脉宽成型符合法 | 第19-20页 |
| 2.3.2 它激时钟采样符合法 | 第20-21页 |
| 2.3.3 时间测量符合法 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 系统硬件电路设计 | 第23-41页 |
| 3.1 硬件平台总体设计 | 第23-24页 |
| 3.2 甄别电路 | 第24-30页 |
| 3.2.1 前沿定时甄别 | 第24-25页 |
| 3.2.2 过零定时甄别 | 第25-26页 |
| 3.2.3 恒比定时甄别 | 第26-28页 |
| 3.2.4 甄别电路硬件设计 | 第28-30页 |
| 3.3 脉宽调整电路 | 第30-32页 |
| 3.4 延时补偿电路 | 第32-36页 |
| 3.4.1 延时电路 | 第33-34页 |
| 3.4.2 电平匹配 | 第34-36页 |
| 3.5 以太网通信电路 | 第36-40页 |
| 3.5.1 GMII接口模式 | 第36-37页 |
| 3.5.2 MII接口模式 | 第37-38页 |
| 3.5.3 RGMII接口模式 | 第38页 |
| 3.5.4 PHY电路硬件设计 | 第38-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第四章 高精度符合计数器的FPGA实现 | 第41-65页 |
| 4.1 FPGA介绍 | 第41-44页 |
| 4.1.1 快速进位链 | 第42-43页 |
| 4.1.2 可编程I/O口 | 第43-44页 |
| 4.2 符合测量模块 | 第44-58页 |
| 4.2.1 进位链的搭建 | 第44-48页 |
| 4.2.2 编码纠错 | 第48-51页 |
| 4.2.3 起始信号判别 | 第51-52页 |
| 4.2.4 译码模块 | 第52-54页 |
| 4.2.5 粗细时间计算 | 第54-56页 |
| 4.2.6 时间校准 | 第56-57页 |
| 4.2.7 符合计数 | 第57-58页 |
| 4.3 UDP通信模块 | 第58-64页 |
| 4.3.1 三速以太网MAC IP核概述 | 第58-60页 |
| 4.3.2 UDP/IP报文格式概述 | 第60-62页 |
| 4.3.3 UDP协议栈模块设计 | 第62-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第五章 测试平台搭建与测试结果 | 第65-74页 |
| 5.1 光学平台的搭建 | 第65-67页 |
| 5.1.1 周期光的产生 | 第65-66页 |
| 5.1.2 量子纠缠源 | 第66-67页 |
| 5.1.3 单光子探测器的选型 | 第67页 |
| 5.2 时间测量模块测试 | 第67-68页 |
| 5.3 暗计数测试 | 第68-69页 |
| 5.4 符合计数器系统测试 | 第69-73页 |
| 5.4.1 周期性信号 | 第69-71页 |
| 5.4.2 双光子纠缠源 | 第71-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74页 |
| 6.2 展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间取得的研究成果 | 第80-81页 |
