| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.1.1 ADC的市场及应用调研 | 第10-11页 |
| 1.1.2 12bit高速低功耗SAR ADC的研究意义 | 第11页 |
| 1.2 国内外研究现状及发展趋势 | 第11-12页 |
| 1.3 本文的主要工作及创新点 | 第12-13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 模数转换器概述 | 第15-24页 |
| 2.1 模数转换器基本原理 | 第15-16页 |
| 2.2 ADC主要性能参数 | 第16-18页 |
| 2.2.1 ADC静态特性参数 | 第16-17页 |
| 2.2.2 ADC动态特性参数 | 第17-18页 |
| 2.3 ADC的基本结构与混合型结构简介 | 第18-23页 |
| 2.3.1 ADC的基本结构 | 第18-22页 |
| 2.3.1.1 DS - 型ADC | 第18-19页 |
| 2.3.1.2 逐次逼近型ADC | 第19-20页 |
| 2.3.1.3 快闪型ADC | 第20-21页 |
| 2.3.1.4 流水线型ADC | 第21-22页 |
| 2.3.2 ADC的混合型结构 | 第22-23页 |
| 2.3.2.1 Flash+SAR型ADC | 第22页 |
| 2.3.2.2 Pipeline+SAR型ADC | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 两步式SAR ADC原理与MATLAB建模仿真 | 第24-47页 |
| 3.1 Vcm-based SAR ADC的切换方式原理 | 第24-26页 |
| 3.2 电容阵列分段SAR ADC原理 | 第26-29页 |
| 3.3 高速度低功耗两步式SAR ADC结构原理 | 第29-37页 |
| 3.3.1 两步式SAR ADC的结构简介 | 第29-30页 |
| 3.3.2 两步式SAR ADC高采样速率原理分析 | 第30-35页 |
| 3.3.3 两步式SAR ADC低功耗原理分析 | 第35-37页 |
| 3.4 两步式SAR ADC的Matlab系统建模与仿真 | 第37-46页 |
| 3.4.1 两步式SAR ADC行为级建模 | 第37-40页 |
| 3.4.2 非理想因素在Matlab中的建模 | 第40-46页 |
| 3.4.2.1 DAC阵列电容的工艺失配 | 第40-41页 |
| 3.4.2.2 DAC电容网络的噪声kT/c | 第41页 |
| 3.4.2.3 粗精比较器的噪声 | 第41-43页 |
| 3.4.2.4 粗精比较器引起的失调电压 | 第43-44页 |
| 3.4.2.5 DAC分段的寄生参数引起的权重误差 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 两步式SAR ADC关键单元电路设计 | 第47-62页 |
| 4.1 DAC电容阵列设计 | 第47-50页 |
| 4.1.1 单位电容设计 | 第47-49页 |
| 4.1.2 权重校正电容设计 | 第49-50页 |
| 4.2 开关网络 | 第50-53页 |
| 4.2.1 采样开关设计 | 第50-52页 |
| 4.2.2 传输直流电平开关设计 | 第52-53页 |
| 4.3 比较器设计 | 第53-60页 |
| 4.3.1 前置放大器电路设计 | 第54-56页 |
| 4.3.2 可再生锁存器电路设计 | 第56-59页 |
| 4.3.3 比较器失调电压消除技术 | 第59-60页 |
| 4.4 数字逻辑电路设计 | 第60-61页 |
| 4.5 本章小结 | 第61-62页 |
| 第五章 两步式SAR ADC系统仿真 | 第62-69页 |
| 5.1 关键单元电路仿真结果及分析 | 第62-66页 |
| 5.1.1 栅压自举开关仿真结果 | 第62-63页 |
| 5.1.2 前置预放大器仿真结果 | 第63-64页 |
| 5.1.3 可再生锁存器仿真结果 | 第64-66页 |
| 5.2 系统整体性能仿真结果及分析 | 第66页 |
| 5.3 系统整体功耗仿真结果及分析 | 第66-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第六章 结论 | 第69-71页 |
| 6.1 本文的主要工作 | 第69页 |
| 6.2 后续工作展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
