基于FPGA的直接序列扩频接收机设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状及文献综述 | 第9-10页 |
| 1.3 论文主要内容及工作 | 第10-11页 |
| 1.4 论文章节安排 | 第11-12页 |
| 第2章 直接序列扩频系统理论及系统总体设计 | 第12-36页 |
| 2.1 直接序列扩频系统基本理论 | 第12-13页 |
| 2.2 直接序列扩频系统实现原理 | 第13-34页 |
| 2.2.1 信源产生原理 | 第13-14页 |
| 2.2.2 成型滤波原理 | 第14-17页 |
| 2.2.3 扩频码捕获原理 | 第17-21页 |
| 2.2.4 扩频码跟踪原理 | 第21-22页 |
| 2.2.5 扩频码跟踪环路建模及性能分析 | 第22-28页 |
| 2.2.6 载波跟踪原理 | 第28-31页 |
| 2.2.7 载波跟踪环路建模及性能分析 | 第31-34页 |
| 2.3 直接序列扩频系统总体设计 | 第34-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第3章 直接序列扩频通信系统的硬件设计 | 第36-48页 |
| 3.1 系统硬件总体设计 | 第36页 |
| 3.2 FPGA及电路设计 | 第36-40页 |
| 3.2.1 FPGA概述 | 第36-38页 |
| 3.2.2 FPGA电路图设计 | 第38-40页 |
| 3.3 AD9361及电路设计 | 第40-44页 |
| 3.3.1 AD9361概述 | 第40-42页 |
| 3.3.2 AD9361电路图设计 | 第42-44页 |
| 3.4 系统硬件PCB的设计 | 第44-46页 |
| 3.5 本章小结 | 第46-48页 |
| 第4章 直接序列扩频通信系统的软件设计 | 第48-60页 |
| 4.1 系统软件总体设计 | 第48页 |
| 4.2 信源模块设计 | 第48-50页 |
| 4.3 捕获模块设计 | 第50-53页 |
| 4.4 伪码跟踪环路设计 | 第53-56页 |
| 4.5 载波跟踪环路设计 | 第56-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第5章 系统功能测试 | 第60-66页 |
| 5.1 信源模块功能测试 | 第60-61页 |
| 5.2 同步模块功能测试 | 第61-63页 |
| 5.3 系统总体功能测试 | 第63-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第6章 结论 | 第66-68页 |
| 6.1 总结 | 第66页 |
| 6.2 展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |
