| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 引言 | 第10-12页 |
| 1 绪论 | 第12-17页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 国内外发展现状 | 第13-15页 |
| 1.3 论文内容与结构 | 第15-17页 |
| 2 功耗的来源以及功耗的减小技术 | 第17-21页 |
| 2.1 CMOS电路的功耗来源 | 第17-19页 |
| 2.1.1 静态功耗 | 第17页 |
| 2.1.2 动态功耗 | 第17-19页 |
| 2.2 功耗减小技术 | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 3 乘法器简介 | 第21-26页 |
| 3.1 乘法器实现原理 | 第21-22页 |
| 3.2 乘法器结构分类 | 第22页 |
| 3.3 乘法器算法选择 | 第22-25页 |
| 3.4 本章小结 | 第25-26页 |
| 4 可配置乘法器设计 | 第26-33页 |
| 4.1 少位数乘法器为基础的可配置方法 | 第26-27页 |
| 4.2 多位数乘法器为基础的可配置设计 | 第27-30页 |
| 4.3 可配置乘法器结果分析与比较 | 第30-32页 |
| 4.4 本章小结 | 第32-33页 |
| 5 基于信号阻断的低功耗可配置乘法器设计 | 第33-44页 |
| 5.1 乘法器内部信号传递分析 | 第33-34页 |
| 5.2 功率门控技术 | 第34-36页 |
| 5.3 信号阻断电路 | 第36-38页 |
| 5.4 仿真结果与分析 | 第38-43页 |
| 5.4.1 8×8 可配置低功耗乘法器仿真结果 | 第39-41页 |
| 5.4.2 18×18 可配置低功耗乘法器仿真结果 | 第41-43页 |
| 5.5 本章小结 | 第43-44页 |
| 6 双逻辑乘法器设计 | 第44-50页 |
| 6.1 传统乘法器子模块 | 第44-45页 |
| 6.2 双逻辑乘法器子模块设计 | 第45-46页 |
| 6.3 乘法器子模块仿真结果 | 第46-48页 |
| 6.4 双逻辑乘法器仿真结果分析与比较 | 第48-49页 |
| 6.5 本章小结 | 第49-50页 |
| 7 总结 | 第50-52页 |
| 参考文献 | 第52-55页 |
| 在学研究成果 | 第55-56页 |
| 致谢 | 第56页 |