| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 引言 | 第8-11页 |
| 1.1 选题背景及意义 | 第8-9页 |
| 1.2 研究工作主要内容 | 第9-11页 |
| 第2章 SAR-ADC概述 | 第11-13页 |
| 2.1 SAR-ADC的基本结构 | 第11页 |
| 2.2 SAR-ADC的基本工作原理 | 第11-12页 |
| 2.3 本设计采用的SAR-ADC的结构 | 第12-13页 |
| 第3章 采样保持模式的介绍 | 第13-17页 |
| 3.1 本设计采用的DAC类型 | 第13页 |
| 3.2 采样保持模块工作的工作原理 | 第13-15页 |
| 3.3 本设计所采用的采样/保持电路 | 第15-17页 |
| 3.2.1 栅压自举开关说明 | 第16-17页 |
| 第4章 SW-CAP-ARRAY模块的介绍 | 第17-19页 |
| 4.1 桥接电容的介绍 | 第17-18页 |
| 4.2 本设计采用的SW-ARRAY设计图 | 第18页 |
| 4.3 本设计采用的SW-CAP -ARRAY设计图 | 第18-19页 |
| 第5章 比较器模块的介绍 | 第19-24页 |
| 5.1 本设计所采用的比较器结构 | 第19页 |
| 5.2 PRE-AMP的结构 | 第19-20页 |
| 5.3 输出失调校准技术 | 第20-21页 |
| 5.4 POST-AMP结构的介绍 | 第21-24页 |
| 5.4.1 Latch比较介绍 | 第21-22页 |
| 5.4.2 R-S锁存器介绍 | 第22-24页 |
| 第6章 数字控制模块 | 第24-38页 |
| 6.1 数字控制模块的设计结构 | 第24-25页 |
| 6.2 采样/保持信号的产生 | 第25-26页 |
| 6.3 逐次逼近的实现 | 第26-30页 |
| 6.4 数字输出模块 | 第30-38页 |
| 第7章 ADC综合性能的实现 | 第38-43页 |
| 7.1 实际芯片 | 第38-39页 |
| 7.2 本设计所采用的SAR-ADC仿真测试电路图 | 第39-41页 |
| 7.3 数据分析 | 第41-43页 |
| 第8章 总结 | 第43-44页 |
| 参考文献 | 第44-46页 |
| 致谢 | 第46-47页 |