基于TTA架构的Turbo译码器设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题研究背景 | 第10-12页 |
| ·信道编码的发展 | 第10页 |
| ·Turbo码的研究现状 | 第10-11页 |
| ·TTA体系结构 | 第11-12页 |
| ·课题研究意义 | 第12-13页 |
| ·论文研究内容与结构安排 | 第13-15页 |
| 第二章 TTA架构及TCE工具链 | 第15-25页 |
| ·阐述出发架构 | 第15-19页 |
| ·TTA架构的发展 | 第15-16页 |
| ·TTA架构硬件特点 | 第16-18页 |
| ·TTA软件结构特点 | 第18-19页 |
| ·基于TTA架构的协同设计环境 | 第19-21页 |
| ·TTA处理器设计工具 | 第20页 |
| ·软件代码生成工具 | 第20-21页 |
| ·软硬件协同设计工具 | 第21页 |
| ·TTA处理器设计流程 | 第21-24页 |
| ·一般设计流程 | 第21-23页 |
| ·特殊功能单元设计 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 Turbo码原理分析与仿真 | 第25-47页 |
| ·编码原理简介 | 第25-29页 |
| ·编码器结构 | 第25-27页 |
| ·分量码选择 | 第27-28页 |
| ·交织与打孔 | 第28-29页 |
| ·迭代译码算法 | 第29-39页 |
| ·MAP算法 | 第29-36页 |
| ·Log_MAP算法 | 第36-38页 |
| ·MAX_Log_MAP算法 | 第38页 |
| ·性能与实现复杂度比较 | 第38-39页 |
| ·并行译码算法仿真分析及改进 | 第39-46页 |
| ·并行译码算法原理 | 第39-40页 |
| ·并行译码算法仿真分析 | 第40-43页 |
| ·并行译码算法定点化 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 针对TTA架构Turbo译码功能单元设计 | 第47-67页 |
| ·基本SISO单元设计 | 第47-55页 |
| ·大颗粒度SISO整体结构 | 第48-49页 |
| ·分量码状态转移图及基本蝶形结构 | 第49-50页 |
| ·分支度量γ计算 | 第50-51页 |
| ·前后向状态度量α、β计算 | 第51-54页 |
| ·对数似然比LLR及外信息Le计算 | 第54-55页 |
| ·交织地址计算单元设计 | 第55-66页 |
| ·交织并行化 | 第56-58页 |
| ·LTE Turbo码中的QPP交织器 | 第58-65页 |
| ·UMTS Turbo码中的随机交织器 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 Turbo译码处理器结构设计与比较 | 第67-72页 |
| ·大颗粒度功能单元的译码器结构 | 第67-69页 |
| ·小颗粒度功能单元的译码器结构 | 第69-70页 |
| ·两种译码器结构比较 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| ·本文工作总结 | 第72页 |
| ·下一步研究方向 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-79页 |
| 攻读学位期间发表的学术论文 | 第79页 |
