| 摘要 | 第1-8页 |
| Abstract | 第8-9页 |
| 插图索引 | 第9-10页 |
| 附表索引 | 第10-11页 |
| 第1章 绪论 | 第11-14页 |
| ·研究目的和意义 | 第11-12页 |
| ·论文工作 | 第12页 |
| ·论文结构 | 第12-14页 |
| 第2章 背景知识及相关研究 | 第14-25页 |
| ·Cache的基本概述 | 第14-16页 |
| ·映象规则 | 第14页 |
| ·查找方法 | 第14-15页 |
| ·替换算法 | 第15页 |
| ·写策略 | 第15-16页 |
| ·Cache的功耗和性能 | 第16-17页 |
| ·高性能低功耗Cache的相关研究 | 第17-24页 |
| ·基于路预测的方法 | 第17-18页 |
| ·基于Filter Cache的方法 | 第18-20页 |
| ·基于标志符(tag)比较进行改进的方法 | 第20-21页 |
| ·基于可重构的Cache | 第21-22页 |
| ·其他改进的方法 | 第22-24页 |
| ·小结 | 第24-25页 |
| 第3章 Simplescalar和Wattch模拟器内核分析 | 第25-42页 |
| ·模拟器概述 | 第25页 |
| ·Simplesclar模拟器内核分析 | 第25-34页 |
| ·Simplesclar模拟器概述 | 第25-26页 |
| ·Simplesclar模拟器层次结构 | 第26-27页 |
| ·Sim-outorder模拟器 | 第27-29页 |
| ·Cache模块的代码分析 | 第29-34页 |
| ·Wattch模拟器内核分析 | 第34-38页 |
| ·Wattch模拟器的架构 | 第35页 |
| ·Power模块内核分析 | 第35-38页 |
| ·Time模块内核分析 | 第38页 |
| ·SPEC95基准测试程序 | 第38-39页 |
| ·举例—路预测Cache性能与功耗分析 | 第39-40页 |
| ·小结 | 第40-42页 |
| 第4章 带有效位预判的部分位比较数据放大单元延迟低功耗Cache | 第42-48页 |
| ·传统组相联Cache | 第42页 |
| ·放大单元延迟Cache和带有效位预判的路预测Cache | 第42-45页 |
| ·带有效位预判的部分位比较数据放大单元延迟Cache | 第45-47页 |
| ·PTC—V Cache的结构 | 第45-46页 |
| ·访问时间和能量分析 | 第46-47页 |
| ·小结 | 第47-48页 |
| 第5章 仿真实验与结果 | 第48-52页 |
| ·模拟器核心代码的修改 | 第48-49页 |
| ·Cache部分 | 第48-49页 |
| ·Power部分 | 第49页 |
| ·实验结果及分析 | 第49-51页 |
| ·小结 | 第51-52页 |
| 结束语 | 第52-54页 |
| 1.本文工作总结 | 第52页 |
| 2.下一步工作展望 | 第52-54页 |
| 参考文献 | 第54-58页 |
| 致谢 | 第58-59页 |
| 附录A(攻读硕士期间发表论文目录和参与项目) | 第59页 |
